KR100329253B1 - 스캔테스트장치 - Google Patents

스캔테스트장치 Download PDF

Info

Publication number
KR100329253B1
KR100329253B1 KR1019960061391A KR19960061391A KR100329253B1 KR 100329253 B1 KR100329253 B1 KR 100329253B1 KR 1019960061391 A KR1019960061391 A KR 1019960061391A KR 19960061391 A KR19960061391 A KR 19960061391A KR 100329253 B1 KR100329253 B1 KR 100329253B1
Authority
KR
South Korea
Prior art keywords
information
scan
test pattern
test
time
Prior art date
Application number
KR1019960061391A
Other languages
English (en)
Other versions
KR970049538A (ko
Inventor
야스지 오오야마
히로노부 니이지마
미쓰아끼 이시까와
다다시 가마다
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트, 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 오우라 히로시
Publication of KR970049538A publication Critical patent/KR970049538A/ko
Application granted granted Critical
Publication of KR100329253B1 publication Critical patent/KR100329253B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits

Abstract

본 발명은 테스트 패턴 (TEST PATTEN) 에 따라 테스트 장치를 작동하고 불량이 발생하는 테스트 패턴의 주소정보를 출력하기 위한 스캔 (SCAN) 테스트 장치에 관한 것으로, 이는 대응주소에 스캔 플립-플롭이 기입된 회로정보를 저장하기 위한 기억장치 및 주소정보에 더하여 주소정보에 대응하는 기억장치로부터 스캔 플립-플롭명을 출력하기 위한 제어장치를 구비한다.

Description

스캔 테스트 장치{SCAN TEST APPARATUS}
본 발명은 장치의 스캔 테스트를 수행하기 위한 스캔 테스트 장치에 관한 것이다.
최근, 장치의 고기능화 또는 고밀도화 실장으로 인해 장치 실장 보드 또는 실장된 장치의 동작을 테스트하는 것이 어렵다. 특히, 인-서킷(IN-CIRCUIT) 테스트기는 동작 해석을 행하는데 너무 고가이다. 스캔 테스트 시스템은 IEEE 표준1149.1a 아키택쳐에 따라 스캔 설계된 장치용으로 사용되고 있다. 이들은 장치상의 스캔 플립-플롭이 스캔 체인 (SCAN CHAIN) 과 접속되어 커넥터로부터 출력결함 해석정보 (이하, "스캔 데이터 로그"라 함)를 출력하여 스캔 경로를 형성함으로써, 특정장치나 각 장치의 동작을 검사할 수 있다.
종래의 스캔 테스트 시스템에서, 스캔 데이터 로그의 내용은 테스트 패턴에 응답하여 출력된 데이터이며, 불량이 발생하는 불량위치를 주소로 나타낸다.
상술한 종래 스캔 테스트 시스템은 테스트 패턴 및 불량 발생주소에 대한 데이터만을 제공하며, 다음과 같은 문제점을 제공한다.
스캔 데이터로부터 얻기 원하는 정보는
(1) 불량이 발생하는 스캔 체인, 및
(2) 불량이 발생하는 스캔 플립-플롭을 포함한다.
이러한 정보량은 테스트 패턴, 테스트 패턴이 어떻게 입력되어지는가를 나타내는 이력정보 및 불량발생 주소를 이용하여 결정된다. 그러나, 이러한 동작은 많은 시간과 작업을 요한다.
장치의 회로설계는 설계된 회로 동작의 컴퓨터 시뮬레이션, 제조된 장치의 스캔 테스트 및 이러한 결과들간의 비교를 포함한다.
통상 컴퓨터 시뮬레이션은 시간축에 따른 장치의 변화상태를 나타낸다. 종래 스캔 테스트 시스템은 단지 불량발생 주소만을 제공하므로, "주소" 및 "시간"과 같은 서로 다른 변수로 데이터를 비교하는 것이 요구된다. 따라서, 한번에파형을 비교하는 것이 어렵고 불량 해석을 하기 어렵다.
본 발명은 이러한 문제점들을 해결하기 위하여 이루어진 것이다. 따라서, 본 발명의 목적은 스캔 테스트 결과의 불량 해석을 고속으로 수행할 수 있는 스캔 테스트 장치를 제공하는데 있다.
도 1 은 본 발명의 실시예에 따른 스캔 테스트 장치의 블록 다이아그램.
도 2 는 도 1 의 장치에서 정보흐름을 도시한 다이아그램.
도 3 은 도 1 의 장치에서 소프트웨어 모듈 (101)의 구조를 도시한 다이아그램.
도 4 는 본 발명에 따른 테스트 패턴 정보추출 모듈 (301) 의 동작을 도시한 흐름도.
도 5 는 본 발명에 따른 취득범위정보취득 모듈 (302) 의 동작을 도시한 흐름도.
도 6 은 본 발명에 따른 스캔 데이터 로그 (1) 생성모듈 (303) 의 동작을 도시한 흐름도.
도 7 은 본 발명에 따른 스캔 데이터 로그 (2) 생성모듈 (304) 의 동작을 도시한 흐름도.
※ 도면의 주요부분에 대한 부호의 설명
101 : 소프트웨어 모듈 102 : 제어부
103 : 처리부 104 : 테스트 장치
105 : 입력장치 106 : 기억장치
107 : 출력장치 108 : 스캔 테스트 로그
201 : 테스트 패턴 202 : 회로정보
203 : 회로정보 204 : 취득범위지정
205 : 스캔 데이터 로그-1 206 : 시간 데이터/스캔 데이터 로그-1
206-1 : 스캔 데이터 로그-1 206-2 : 시간 데이터
207 : 테스트 패턴정보 208 : 취득범위정보
209 : 입력정보 210 : 소프트웨어 모듈
211 : 출력정보 301 : 테스트 패턴정보 추출모듈
302 : 취득범위지정 취득모듈 303 : 스캔 데이터 로그-1 생성모듈
304 : 스캔 데이터 로그-2 생성모듈
305 : 테스트 패턴 BSDL 부속정보 306 : 테스트 패턴 부속정보
307 : 테스트 패턴 부속정보 308 : 테스트 패턴 스캔 코멘트
본 발명의 일면에 따르면, 테스트 패턴에 따라 테스트 장치를 동작시키는 스캔 테스트 장치가 제공되며, 이는 스캔 플립-플롭명이 대응주소에 기입된 회로정보를 저장하기 위한 기억장치, 및 불량 발생시의 주소정보를 테스트 결과로서 출력하고 상기 주소정보에 대응하는 기억장치로부터의 스캔 플립-플롭명을 출력하는 제어장치를 포함한다.
본 발명의 또다른 면에 따르면, 테스트 패턴에 따라 테스트 장치를 동작시키는 스캔 테스트 장치가 제공되며, 이는 스캔 체인명이 대응하는 주소에 기입된 회로정보를 저장하기 위한 기억장치, 및 불량 발생시의 주소정보를 테스트 결과로서 출력하고, 상기 주소정보에 대응하는 기억장치로부터의 스캔 체인명을 출력하는 제어장치를 포함한다.
또한, 본 발명의 또다른 면에 따르면, 테스트 패턴에 따라 테스트 장치를 동작시키는 스캔 테스트 장치가 제공되며, 이는 불량이 발생할때 출력된 주소정보의 주소 범위를 저장하는 기억장치, 및 상기 기억장치에 저장된 주소 범위내의 주소정보만을 테스트 결과로서 출력하는 제어장치를 포함한다.
또한, 본 발명의 또다른 면에 따르면, 테스트 패턴에 따라 테스트 장치를 동작시키는 스캔 테스트 장치가 제공되며, 이는 불량이 발생할때 시간 데이터를 저장하기 위한 기억장치, 상기 테스트 패턴, 테스트 패턴의 실행 순서, 테스트 패턴이 실행되는 테스트 속도 및 주소정보에 기초하여 상기 시간 데이터로부터 시간 주기를 계산하고 상기 주소정보와 함께 상기 기억장치내에 시간 주기를 저장하기 위한 연산장치 및 상기 주소정보에 대응하는 상기 기억장치로부터의 시간 주기 및 정보주소를 테스트 결과로서 출력하는 제어장치를 포함한다.
본 발명에 따른 스캔 테스트 장치는 스캔 플립-플롭명, 스캔 체인명 또는 불량 발생시간을 주소정보와 함께 출력한다.
출력하는 주소 범위가 한정되는 것에 있어서, 스캔 테스트 장치는 필요영역내에만 테스트 결과를 출력함으로써 해석효율을 증가시킨다.
도 1 에서, 스캔 테스트 장치는 제어부 (102) 와 처리부 (103) 로 구성된 소프트웨어 모듈 (101), 테스트 장치 (104), 입력장치 (105), 기억장치 (106), 출력장치 (107) 및 스캔 데이터 로그 (108) 를 포함한다.
상기 소프트웨어 모듈 (101) 의 제어부 (102) 는 테스트 장치 (104) 에 대한 테스트 패턴과 테스트 프로그램을 시작하거나 또는 불량 데이터를 판독하여 테스트 장치 (104) 를 제어한다. 상기 처리부 (103) 는 상기 입력장치 (105) 의 내용, 상기 기억장치 (106) 의 내용 및 상기 테스트 장치 (104) 의 동작결과에 응답하여 스캔 데이터 로그 (108) 를 생성하고, 그 결과를 디스플레이 또는 프린터와 같은 출력장치 (107) 로 출력한다.
도 2 는 입력장치 (105) 로의 입력정보, 스캔 데이터 로그 (108) 의 출력 정보 및 기억장치 (106) 의 기억내용과 같은 각 정보의 흐름을 도시한 것이다.
상기 입력장치 (105) 에 공급된 정보는 스캔 결과의 취득범위를 지시하기 위하여 상기 테스트 장치 (104) 에 대한 테스트 패턴 (201), 스캔 플립-플롭명이 대응주소에 기입된 회로정보 (202), 스캔 체인이 대응주소에 기입된 회로정보 (203) 및 취득범위지정 (204) 을 포함한다. 상기 기억장치 (106) 의 내용은 각각 테스트 패턴 (201) 과 취득범위지정 (204)의 입력내용인 테스트 패턴정보 (207) 와 취득범위정보 (208) 를 포함한다. 이러한 기억내용은 상기 입력내용에 따라 업데이트된다. 각 입력정보에 대한 테스트 장치 (104) 의 테스트 결과를 기초로 형성된 스캔 데이터 로그 (108) 는 스캔 데이터 로그-1 (206-1) 와 시간 데이터 (206-2) (도 3 참조) 및 상기 스캔 데이터 로그-1 에 새로운 정보가 부가된 스캔 데이터 로그-2 (205) 로 구성된다.
소프트웨어 모듈 (101) 을 도 3 을 참조하여 설명한다.
소프트웨어 모듈 (101) 은 4개의 모듈, 즉 테스트 패턴정보 추출모듈 (301), 취득범위정보 취득모듈 (302), 스캔 데이터 로그-1 생성모듈 (303) 및 스캔 데이터 로그-2 생성모듈 (304) 로 구성된다. 각 모듈의 동작은 다음과 같다.
테스트 패턴정보 추출모듈 (301)
상기 테스트 패턴정보 추출모듈 (301) 은 테스트 패턴 (201) (도 2 참조) 및 스캔 체인에 관한 회로정보 (203) (도 2 참조) 를 읽어, 테스트 패턴 정보 (207) 를 생성한다. 스캔 체인에 대한 회로정보 (203) 는 하기중 하나로 제공된다.
(1) BSDL 을 기초로 기입된 회로정보 및 본 발명에 따른 스캔 해석에 필요한테스트 패턴으로 테스트 하기 위하여 사용된 장치 단자와 시간에 관한 부속 회로정보
(2) 본 발명에 따른 스캔 해석에 필요한 테스트 패턴으로 테스트 하기 위하여 사용된 장치 단자와 시간에 관한 단일 부속 회로정보
(3) 본 발명에 따른 스캔 해석에 필요한 테스트 패턴으로 테스트 하기 위하여 사용된 장치 단자와 시간에 관한 정보가 스캔 코멘트 (COMMENTS) 로서 기입된 테스트 패턴만으로 구성된 회로정보
상기 테스트 패턴정보 (207) 는 테스트 패턴의 주소정보, 테스트 속도 스위치 타이밍 정보, 패턴 계수정보 및 테스트 패턴 및 스캔 체인에 대한 대응정보로 구성된다. 여기서 생성된 테스트 패턴정보는 다른 모듈에 필수적인 것이며 다른 처리과정에 참고로 고려된다.
취득범위정보 취득모듈 (302)
상기 취득범위정보 취득모듈 (302) 은 테스트 패턴의 주어진 범위에서 불량 취득지정을 처리한다. 상기 지정은 스캔 체인명으로 생성된다. 게다가, 스캔 체인의 소정의 위치에서의 지정이 가능하다. 일반적으로, 그러한 지정은 테스트 패턴이 스캔 체인에 관한 정보를 가지지 않기 때문에 불가능하다. 그러나, 위에서 생성된 테스트 패턴정보는 테스트 패턴 및 스캔 체인에 대한 대응정보를 가지며, 따라서 그러한 지정이 가능하게 된다.
여기서 생성된 취득범위정보 (208) 는 뒤에 기술되는 스캔 데이터 로그-1 생성모듈 (303) 내에서 테스트장치 (104) (도 1 참조) 의 제어효율을 증가시키기 위하여 상기 취득범위지정 (204) (도 2 참조) 으로서 제공된 위치정보 또는 스캔 체인이 변환되는 테스트 패턴의 주소정보이다.
상기 스캔 데이터 로그-1 생성 모듈 (303) 은 상기 취득범위정보 (208) 에 의해 지정된 범위내에서 테스트 장치 (104) 를 제어하여 테스트 프로그램을 실행하고, 그 결과의 불량 데이터를 접수하여 상기 스캔 플립-플롭을 인식하고, 스캔 데이터 로그-1 (206-1) 및 시간 데이터 (206-2) 를 생성한다. 테스트에 의해 얻어진 불량 데이터는 테스트 패턴의 주소로 표현된다. 이 데이터는 테스트 패턴정보 (207) 의 스캔 체인과 테스트 패턴에 대한 대응정보를 참고하여 스캔 체인명과 스캔 플립-플롭을 인식하는데 사용된다.
모든 불량 데이터를 취득하기 위하여, 테스트 장치의 불량 데이터를 저장하는 불량 기억 장치의 기억내용이 테스트 패턴이 실행될 때 마다 순차적으로 또다른 기억장치로 전달되어 불량 데이터 취득범위가 점차 이동되도록 한다. 이와같이 얻어진 모든 불량 데이터는 스캔 데이터 로그-1의 생성에 대한 스캔 플립-플롭을 인식하기 위하여 읽혀진다. 상기 스캔 데이터 로그-1 은 테스트 장치가 제어되는 동안에 생성되므로, 테스트 장치의 독점적인 사용을 피하기 위하여 최소 세트 (SET) 의 스캔 데이터 로그가 형성된다. 스캔 플립-플롭의 인식은 테스트 장치로부터 불량 데이터를 읽는 모듈내에서 이루어진다. 동시에, 시간정보의 계산에 필요한 시간의 기본 데이터가 생성된다.
스캔 데이터 로그-2 생성모듈 (304)
스캔 데이터 로그-2 생성모듈 (304) 은 상기 스캔 데이터 로그-1에 좀더 많은 정보가 부가되는 모듈이다. 부가된 정보는 테스트 패턴의 주소정보, 시간 정보 및 스캔 플립-플롭명과 스캔 셀 로직 (CELL LOGIC) 명을 포함한다. 이들은 상기 스캔 데이터 로그-1 (206-1), 시간 데이터 (206-2) 및 스캔 플립-플롭 리스트 (202) 를 참고하여 생성, 부가된다. 상기 시간 데이터 (206-2) 는 테스트 패턴 실행순서 및 테스트 패턴이 실행되는 테스트 속도를 포함한다. 이는 불량 데이터가 생성된 후의 시간 주기의 계산을 가능케 한다.
장치 결함해석과 로직 시뮬레이션과의 비교가 이루어질 때, 테스트 장치가 테스트 패턴의 주소정보만을 갖는 동안의 시간을 기초로 시뮬레이션이 이루어지기 때문에 그 방법들 양자간에 공통한 변수는 존재하지 않는다. 이 실시예에서, 시간정보는 불량 데이터가 생성되는 시간을 표시하기 위하여 부가되고 이에 의해 이러한 문제점이 해결된다. 스캔 플립-플롭 또는 셀명의 부가는 외부의 제 3 분석장치가 이러한 명칭을 접수할 때 결함정보를 직접 교환하는 것을 가능하게 하며, 이에 의해 결함 해석효율이 향상된다.
모듈의 동작은 다음과 같다. 도 4-7 에서, 테스트 패턴정보 추출모듈 (301), 취득범위정보 취득모듈 (302), 스캔 데이터 로그-1 생성모듈 (303) 및 스캔 데이터 로그-2 생성모듈 (304) 의 동작이 흐름도로 도시된다.
먼저, 테스트 패턴정보 추출모듈 (301) 의 동작을 도 4 를 참조하여 설명한다.
상술한 바와 같이, 테스트 패턴정보 추출모듈 (301) 에 공급된 회로정보는 BSDL 을 기초로 기입된 회로정보, 부속 회로정보 또는 스캔 코멘트로 테스트 패턴내에 기입된 정보이다.
회로정보가 BSDL 또는 부속 정보로서 제공되면, 부속정보가 읽혀져 해석된다 (단계 S401). 그후, 테스트 패턴이 단계적으로 읽혀진다. 회로정보가 스캔 코멘트로서 제공되면, 여기서 해석된다 (단계 S401). 테스트 패턴의 주소정보, 테스트 속도 스위치 타이밍정보 및 패턴 계수정보가 테스트 패턴정보 (207) 로서 기입된다 (단계 S403).
기입된 테스트 패턴은 해석되어 장치의 현재 상태를 결정한다. BSDL 이 회로정보로서 제공되면, 테스트 패턴이 TAP 컨터롤러 상태 변화 다이아그램을 따라 추적된다 (단계 S404). 그후, 테스트 패턴의 스캔 체인과 주소정보에 대한 대응정보가 생성되어 테스트 패턴정보 (207) 로 기입된다 (단계 S405). 그후, 단계 S402-405 에서 모든 테스트 패턴 (201) 에 대한 처리과정의 완결이 확인된다. 만일 완결이 되지 않으면, 처리과정은 단계 S402 로 되돌아가 각 동작들을 반복한다 (단계 S406).
취득범위정보 취득모듈 (302) 의 동작을 도 5 를 참조하여 설명한다.
취득범위지정 (204) 은
(1) 실행될 프로그램명
(2) 생성될 스캔 데이터 로그-1의 파일명
(3) 테스트 프로그램내의 테스트 횟수 및
(4) 불량 데이터에 대한 취득범위의 4가지 정보를 필요로 한다.
취득범위정보 취득모듈 (302) 이 시작되면, 하나의 명령이 취득범위지정(204) 로부터 읽혀지고 (단계 S501), 명령의 종류가 확인된다 (단계 S502).
읽기 명령이 테스트 프로그램명의 지정이면, 읽기 테스트 프로그램명이 취득범위정보 (208) 에 대한 테스트 프로그램명으로서 지정된다 (단계 S503).
읽기 명령이 스캔 데이터 로그명의 지정이면, 읽기 스캔 데이터 로그명이 취득범위정보 (208) 에 대한 스캔 데이터 로그명으로 지정된다 (단계 S504).
읽기 명령이 테스트 횟수의 지정이면, 읽기 테스트 횟수에 대응하는 테스트 패턴정보 (207) 내에 저장된 테스트 패턴정보 파일이 읽혀져 취득범위정보 (208) 내에 기입된다 (단계 S505).
읽기 명령이 취득범위의 지정이면, 스캔 체인내의 위치정보 또는 스캔 체인명으로 기술된 취득 내용이 테스트 패턴의 주소정보로 변환된다 (단계 S506).
그후, 모든 취득범위 명령 (204) 상의 작업의 종료가 확인된다. 만일 종료가 되지 않으면, 처리과정은 단계 S501로 되돌아가 앞서의 동작들을 반복한다 (단계 S507).
스캔 데이터 로그-1 생성모듈 (303) 의 동작을 도 6 을 참조하여 설명한다.
동작시, 테스트 프로그램은 실행용 취득범위정보 (208) 로부터 읽혀진다. 테스트 프로그램에 의한 기능 테스트가 실행되면, 제어가 이 모듈로 이동되도록 세팅 (SETTING) 이 이루어진다 (단계 S601). 제어가 이 모듈로 이동된 후, 테스트 장치로 타겟 불량 데이터가 복구되도록 세팅이 이루어지고, 테스트 패턴 정보 (207) 에 의한 테스트 패턴이 시작된다 (단계 S602).
얻어진 불량 데이터가 취득 지정범위내에 들어있는지를 판단하고, 만일 데이터가 취득되면, 스캔 데이터 로그에 공급하기 위하여 기억장치 (106) (도 1) 내에 일시적으로 저장된다. 이 동작은 취득 지정범위내의 모든 불량 데이터가 얻어질 때까지 반복된다 (단계 S603).
그후, 취득된 불량 데이터의 주소정보를 기초로 하여, 테스트 패턴정보를 고려하여 스캔 플립-플롭이 인식된다 (단계 S604). 그후, 인식된 스캔 플립-플롭에 관한 정보가 스캔 데이터 로그-1 (206-1) 로서 파일된다 (단계 S605). 그후, 테스트 패턴 및 테스트 속도와 같은 시간에 관한 모든 데이터가 파일화되어 시간 데이터 (206-2) 를 생성한다 (단계 S606).
그후, 모든 데이터가 취득되었는가의 여부를 확인한다. 만일 완결되지 않으면, 처리과정은 단계 S602 로 되돌아가 앞서의 동작을 반복한다 (단계 S607).
스캔 데이터 로그-2 생성모듈 (304) 의 동작을 도 7 을 참조하여 설명한다.
상기 스캔 데이터 로그-2 는 상기 스캔 데이터 로그-1에 새로운 정보를 부가함으로써 생성된다. 동작시, 스캔 데이터 로그-1 (206-1) 으로부터의 1라인을 읽는다 (단계 S701). 그후, 읽혀진 스캔 데이터 로그-1 (206-1) 의 불량 데이터 주소정보가 주소 정보 (207) 로 업데이트된다. 이는 실행될 테스트 패턴이 테스트 장치 (104) 에 따라 변하기 때문에 필요하다.
그후, 불량 발생 시간이 시간 데이터 (206-2), 불량 데이터 주소정보 및 테스트 패턴정보 (207) 를 기초로 계산되고, 시간 정보로서 테스트 패턴정보 (207) 에 부가된다 (단계 S703). 그후, 인식된 플립-플롭의 스캔 셀명 및 로직명이 스캔 플립-플롭 리스트 (202) 를 참고하여 부가된다(단계 S704). 그후, 부가된정보는 파일화되어 스캔 데이터 로그-2 를 생성한다 (단계 S705).
그후, 스캔 데이터 로그내의 모든 데이터상에 대한 상기 동작의 완결여부가 확인된다. 만일 완결되지 않으면, 처리과정은 단계 S702 로 되돌아가 앞서의 동작들을 반복한다 (단계 S706).
이하, 본 발명에 따른 장치는 하기와 같은 효과를 나타낸다.
불량이 발생하는 주소정보 및 주소정보에 대응하는 기억장치내에 저장된 스캔 플립-플롭명이 출력되는 경우, 테스트 결과를 해석함으로써 인식된 스캔 플립-플롭명, 스캔 체인명 및 불량 발생 시간이 주소 정보와 함께 출력되어 테스트 해석이 가속화된다.
기억장치에 저장된 주소내의 주소정보만이 테스트 결과로서 출력되는 경우, 주소 범위가 제한되어 필요한 영역만의 테스트 결과가 출력되므로, 테스트 및 해석의 효율을 증대시킨다.

Claims (4)

  1. 테스트 패턴에 따라 테스트 장치를 동작시키기 위한 스캔 테스트 장치로서,
    대응주소에 스캔 플립-플롭명이 기입된 회로정보를 저장하기 위한 기억수단; 및
    불량 발생시의 주소정보 및 상기 주소정보에 대응하는 상기 기억수단으로부터의 스캔 플립-플롭명을 테스트 결과로서 출력하기 위한 제어수단을 구비하고,
    상기 제어 수단은 소프트웨어 모듈을 포함하고,
    상기 소프트웨어 모듈은,
    상기 테스트 패턴 및 스캔 체인 회로 정보로부터 테스트 패턴 정보를 생성하는 테스트 패턴정보 추출모듈,
    상기 테스트 패턴 정보, 스캔 체인명, 및 외부로부터 입력된 위치 정보로부터 테스트 패턴 주소 정보를 생성하는 취득범위정보 취득모듈,
    상기 테스트 패턴 정보 및 상기 테스트 패턴 주소 정보에 응답하여, 테스트 프로그램을 실행시키는 상기 테스트 장치를 동작시키고 불량 데이터를 접수하여 스캔 체인명 및 스캔 플립-플롭을 인식하고 파일화하며 제 1 스캔 데이터로그 및 시간 데이터를 생성하는 제 1 스캔 데이터 로그 생성 모듈, 및
    상기 제 1 스캔 데이터 로그, 상기 테스트 패턴 정보, 및 상기 시간 데이터로부터 불량이 발생하는 시간을 산출하여 시간 정보를 생성하고, 외부로부터 입력된 스캔 플립-플롭 리스트를 참조하여 상기 시간 정보와 함께 플립-플롭명 및 스캔명을 인식하고 파일화하는 제 2 스캔 데이터 로그 생성 모듈을 구비하는 것을 특징으로 하는 스캔 테스트 장치.
  2. 테스트 패턴에 따라 테스트 장치를 동작시키기 위한 스캔 테스트 장치로서,
    대응주소에 스캔 체인명이 기입된 회로정보를 저장하기 위한 기억수단; 및
    불량 발생시의 주소정보 및 상기 주소정보에 대응하는 상기 기억수단으로부터의 스캔 체인명을 테스트 결과로서 출력하기 위한 제어수단을 구비하고,
    상기 제어 수단은 소프트웨어 모듈을 포함하고,
    상기 소프트웨어 모듈은,
    상기 테스트 패턴 및 스캔 체인 회로 정보로부터 테스트 패턴 정보를 생성하는 테스트 패턴정보 추출모듈,
    상기 테스트 패턴 정보, 스캔 체인명, 및 외부로부터 입력된 위치 정보로부터 테스트 패턴 주소 정보를 생성하는 취득범위정보 취득모듈,
    상기 테스트 패턴 정보 및 상기 테스트 패턴 주소 정보에 응답하여, 테스트 프로그램을 실행시키는 상기 테스트 장치를 동작시키고 불량 데이터를 접수하여 스캔 체인명 및 스캔 플립-플롭을 인식하고 파일화하며 제 1 스캔 데이터로그 및 시간 데이터를 생성하는 제 1 스캔 데이터 로그 생성 모듈, 및
    상기 제 1 스캔 데이터 로그, 상기 테스트 패턴 정보, 및 상기 시간 데이터로부터 불량이 발생하는 시간을 산출하여 시간 정보를 생성하고, 외부로부터 입력된 스캔 플립-플롭 리스트를 참조하여 상기 시간 정보와 함께 플립-플롭명 및 스캔명을 인식하고 파일화하는 제 2 스캔 데이터 로그 생성 모듈을 구비하는 것을 특징으로 하는 스캔 테스트 장치.
  3. 테스트 패턴에 따라 테스트 장치를 동작시키기 위한 스캔 테스트 장치로서,
    불량이 발생할 때 출력된 주소정보의 주소 범위를 저장하기 위한 기억수단; 및
    상기 기억수단에 저장된 상기 주소 범위내의 주소정보만을 테스트 결과로서 출력하기 위한 제어수단을 구비하고,
    상기 제어 수단은 소프트웨어 모듈을 포함하고,
    상기 소프트웨어 모듈은,
    상기 테스트 패턴 및 스캔 체인 회로 정보로부터 테스트 패턴 정보를 생성하는 테스트 패턴정보 추출모듈,
    상기 테스트 패턴 정보, 스캔 체인명, 및 외부로부터 입력된 위치 정보로부터 테스트 패턴 주소 정보를 생성하는 취득범위정보 취득모듈,
    상기 테스트 패턴 정보 및 상기 테스트 패턴 주소 정보에 응답하여, 테스트 프로그램을 실행시키는 상기 테스트 장치를 동작시키고 불량 데이터를 접수하여 스캔 체인명 및 스캔 플립-플롭을 인식하고 파일화하며 제 1 스캔 데이터로그 및 시간 데이터를 생성하는 제 1 스캔 데이터 로그 생성 모듈, 및
    상기 제 1 스캔 데이터 로그, 상기 테스트 패턴 정보, 및 상기 시간 데이터로부터 불량이 발생하는 시간을 산출하여 시간 정보를 생성하고, 외부로부터 입력된 스캔 플립-플롭 리스트를 참조하여 상기 시간 정보와 함께 플립-플롭명 및 스캔명을 인식하고 파일화하는 제 2 스캔 데이터 로그 생성 모듈을 구비하는 것을 특징으로 하는 스캔 테스트 장치.
  4. 테스트 패턴에 따라 테스트 장치를 동작시키기 위한 스캔 테스트 장치로서,
    불량이 발생할 때의 시간 데이터를 저장하기 위한 기억수단;
    상기 테스트 패턴의 실행순서, 상기 테스트 패턴이 실행되는 테스트속도 및 주소정보에 기초하여 상기 시간 데이터로부터 시간 주기를 계산하고, 상기 시간주기를 상기 기억수단에 상기 주소정보와 함께 저장하고, 상기 주소정보에 대응하는 상기 기억수단으로부터 상기 주소정보 및 상기 시간주기를 테스트 결과로서 출력하기 위한 제어수단을 구비하고,
    상기 제어 수단은 소프트웨어 모듈을 포함하고,
    상기 소프트웨어 모듈은,
    상기 테스트 패턴 및 스캔 체인에 관한 회로 정보로부터 테스트 패턴 정보를 생성하는 테스트 패턴정보 추출모듈,
    상기 테스트 패턴 정보, 스캔 체인명, 및 외부로부터 입력된 위치 정보로부터 테스트 패턴 주소 정보를 생성하는 취득범위정보 취득모듈,
    상기 테스트 패턴 정보 및 상기 테스트 패턴 주소 정보에 응답하여, 테스트 프로그램을 실행시키는 상기 테스트 장치를 동작시키고 불량 데이터를 접수하여 스캔 체인명 및 스캔 플립-플롭을 인식하고 파일화하며 제 1 스캔 데이터로그 및 시간 데이터를 생성하는 제 1 스캔 데이터 로그 생성 모듈, 및
    상기 제 1 스캔 데이터 로그, 상기 테스트 패턴 정보, 및 상기 시간 데이터로부터 불량이 발생하는 시간을 산출하여 시간 정보를 생성하고, 외부로부터 입력된 스캔 플립-플롭 리스트를 참조하여 상기 시간 정보와 함께 플립-플롭명 및 스캔명을 인식하고 파일화하는 제 2 스캔 데이터 로그 생성 모듈을 구비하는 것을 특징으로 하는 스캔 테스트 장치.
KR1019960061391A 1995-12-05 1996-12-03 스캔테스트장치 KR100329253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31663095A JP3249040B2 (ja) 1995-12-05 1995-12-05 スキャンテスト装置
JP95-316630 1995-12-05

Publications (2)

Publication Number Publication Date
KR970049538A KR970049538A (ko) 1997-07-29
KR100329253B1 true KR100329253B1 (ko) 2002-05-10

Family

ID=18079193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061391A KR100329253B1 (ko) 1995-12-05 1996-12-03 스캔테스트장치

Country Status (8)

Country Link
US (1) US5892779A (ko)
JP (1) JP3249040B2 (ko)
KR (1) KR100329253B1 (ko)
DE (1) DE19650291A1 (ko)
GB (1) GB2307991A (ko)
MY (1) MY113542A (ko)
SG (1) SG66336A1 (ko)
TW (1) TW400505B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161899A (ja) * 1996-11-27 1998-06-19 Advantest Corp シーケンス制御回路
US6728938B2 (en) 2002-04-26 2004-04-27 Sun Microsystems, Inc. Knowledge-based intelligent full scan dump processing methodology
JP2005147749A (ja) 2003-11-12 2005-06-09 Toshiba Corp スキャン回路を備える半導体集積回路、スキャン回路システムおよびスキャンテストシステム
JP5037826B2 (ja) 2006-01-25 2012-10-03 株式会社アドバンテスト 解析装置および解析方法
JP4807268B2 (ja) * 2007-01-24 2011-11-02 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
CN112485029B (zh) * 2020-11-04 2022-10-18 网易有道(杭州)智能科技有限公司 一种扫描设备测试系统、方法和装置
US11675005B2 (en) * 2020-11-24 2023-06-13 Renesas Electronics Corporation Semiconductor device and scan test method of the same
KR102314419B1 (ko) * 2021-07-27 2021-10-19 (주) 에이블리 반도체 테스트 패턴 발생 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するｒａｍ内蔵ｌｓｉおよびその診断方法
US4667325A (en) * 1983-03-04 1987-05-19 Hitachi, Ltd. Method and apparatus of scanning control for information processing systems
JPH03244039A (ja) * 1990-02-22 1991-10-30 Nec Corp 情報処理装置の障害情報採取方式
JPH06148284A (ja) * 1992-11-13 1994-05-27 Hokuriku Nippon Denki Software Kk 故障診断用テストパタン作成方式

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
US5303246A (en) * 1991-07-03 1994-04-12 Hughes Aircraft Company Fault isolation diagnostics
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
US5550841A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Method for failure analysis of megachips using scan techniques
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5544308A (en) * 1994-08-02 1996-08-06 Giordano Automation Corp. Method for automating the development and execution of diagnostic reasoning software in products and processes
US5502731A (en) * 1994-08-18 1996-03-26 International Business Machines Corporation Delay test coverage without additional dummy latches in a scan-based test design
US5691991A (en) * 1995-03-17 1997-11-25 International Business Machines Corporation Process for identifying defective interconnection net end points in boundary scan testable circuit devices
US5663967A (en) * 1995-10-19 1997-09-02 Lsi Logic Corporation Defect isolation using scan-path testing and electron beam probing in multi-level high density asics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667325A (en) * 1983-03-04 1987-05-19 Hitachi, Ltd. Method and apparatus of scanning control for information processing systems
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するｒａｍ内蔵ｌｓｉおよびその診断方法
JPH03244039A (ja) * 1990-02-22 1991-10-30 Nec Corp 情報処理装置の障害情報採取方式
JPH06148284A (ja) * 1992-11-13 1994-05-27 Hokuriku Nippon Denki Software Kk 故障診断用テストパタン作成方式

Also Published As

Publication number Publication date
GB9625265D0 (en) 1997-01-22
MY113542A (en) 2002-03-30
GB2307991A (en) 1997-06-11
TW400505B (en) 2000-08-01
SG66336A1 (en) 1999-07-20
KR970049538A (ko) 1997-07-29
US5892779A (en) 1999-04-06
DE19650291A1 (de) 1997-06-12
JPH09159726A (ja) 1997-06-20
JP3249040B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
US4727545A (en) Method and apparatus for isolating faults in a digital logic circuit
CA1065062A (en) Non-logic printed wiring board test system
CN1201229C (zh) 用动态可重新配置的测试电路来跟踪硬件状态的方法和装置
KR100483876B1 (ko) 반도체 집적 회로 설계 및 검증 시스템
US4862067A (en) Method and apparatus for in-circuit testing of electronic devices
KR100329253B1 (ko) 스캔테스트장치
US6457145B1 (en) Fault detection in digital system
US20030057991A1 (en) LSI diagnostic system and method of diagnosing LSI
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
US6681357B2 (en) MISR simulation tool for memory BIST application
JP4294531B2 (ja) 論理回路検証・テストシステム
EP0296884A2 (en) Method for in-circuit testing of electronic devices
CN113378502A (zh) 验证信号走向配码的测试方法、装置、介质及设备
CN115510782B (zh) 定位验证错误的方法、电子设备和存储介质
JPH04128661A (ja) 線路ディレイ試験装置
Larsson et al. Graceful Degradation of Reconfigurable Scan Networks
JPH10275094A (ja) プログラム評価システム
JPH11295389A (ja) ディジタル部品実装試験装置
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
JP3012546B2 (ja) シミュレーション装置及びその方法
CN114895172A (zh) 一种基于fpga的芯片测试方法及系统
JPH0238879A (ja) 論理回路
CN117332733A (zh) 一种定位逻辑系统设计的错误的方法、设备以及存储介质
CN116994638A (zh) 测试电路与在存储器转储操作中读取存储器装置数据的方法
JPH0259935A (ja) 論理装置の故障診断辞書作成方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee