JP3012546B2 - シミュレーション装置及びその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はシミュレーション装
置及びその方法に関し、特に入力端子間のタイミング試
験を行うためのシミュレーション装置及びその方法に関
する。

【０００２】

【従来の技術】ＬＳＩの製造後、ＬＳＩテスタを用いて
動作試験を行い、ＬＳＩが所望の機能を有していること
を試験する。ＬＳＩテスタの被試験ＬＳＩとの信号の接
点である端子は端子毎に信号の時間的な遅れに起因する
遅延誤差が存在するため、遅延誤差範囲（以降スキュ
ー）が規定されている。これをＬＳＩテスタの精度と定
義する。ＬＳＩの動作試験は微小な時間単位で反復して
入力信号をＬＳＩに供給し、同じく微小な時間単位で出
力信号をＬＳＩテスタにより読み取る必要がある。した
がって、ＬＳＩテスタはより高精度とすることを要求す
るが、上述の微小な時間単位はＬＳＩテスタの校正限界
を上回っている。このため、ＬＳＩに供給する入力信号
のタイミングはＬＳＩテスタの端子のスキューが前記微
小な時間単位に対し相対的に無視することのできない大
きな誤差を持つものとなり得、実際には正常に動作する
ＬＳＩがＬＳＩテスタ上の動作試験で不良動作と判定さ
れる可能性がある。

【０００３】そこでＬＳＩ製造前に、予めスキューを考
慮した動作試験用の一連の入力信号の配列から成るテス
トパターンを用いてＬＳＩ設計データの試験を行う。

【０００４】従来、この種のテストパターンを生成する
シミュレーション方法として、公知の以下の２つのシミ
ュレーション方法があった。

【０００５】従来の第１のシミュレーション方法は、複
数の入力ピンのうちの１つのピンを基準ピンとし、その
基準ピンのテストパターンに他のピンのテストパターン
に対して相対的にプラス及びマイナス方向にそれぞれス
キュー相当の遅延値を持たせてシミュレーションを実行
する方法である。したがって、１入力ピン当たり２回ず
つシミュレーションを行うことになる。

【０００６】例えば被試験回路の一例を示す図８（Ａ）
を参照すると、この被試験回路は、入力端子としてデー
タＤ１，Ｄ２，クロックＣＫ及びリセットＲの４つを有
し、データＤ１，Ｄ２の論理和をとるＯＲ回路Ｇ１０１
と、クロックＣＫでセットされリセットＲでリセットさ
れＯＲ回路Ｇ１０１の出力を取り込むフリップフロップ
Ｆ１０１とを備える。

【０００７】図８（Ｂ）に示すこの回路のスキューを含
まないテストパターンすなわちテストベクタを用いて、
従来の第１のシミュレーション方法を適用する場合、図
９（Ａ）に示すように、クロックＣＫを基準として他の
データＤ１，Ｄ２，リセットＲに対してマイナスのスキ
ューすなわちクロックＣＫに対しデータＤ１，Ｄ２，リ
セットＲをスキュー分遅延させる場合と、図９（Ｂ）に
示すように、プラスのスキューすなわちクロックＣＫを
データＤ１，Ｄ２，リセットＲに対してスキュー分遅延
させる場合の２組についてそれぞれシミュレーションを
実行する。同様に図９（Ｃ）〜（Ｈ）に示すように、デ
ータＤ１，Ｄ２，リセットＲの各々について２回ずつの
計８組のテストパターンでそれぞれシミュレーションを
実行する。

【０００８】この従来の第１のシミュレーション方法の
問題点は、上述のように１入力ピン当たり２回ずつシミ
ュレーションを行うため、シミュレーション回数が入力
ピン数×２と多くなり全体の試験時間が増大することで
ある。

【０００９】また、従来の第２のシミュレーション方法
は、複数の入力ピンのうちの１つのピンのパターンを基
準とし、順に他のピンのテストパターンに比べ相対的に
プラス及びマイナス方向にそれぞれスキューを累積させ
た２つのテストパターンを用いてシミュレーションを実
行する方法である。したがって、この場合の最大パター
ン長はテストパターン長＋入力ピン数×スキューとな
る。

【００１０】次に、図８（Ａ）の回路に図８（Ｂ）のテ
ストベクタを用いて従来の第２のシミュレーション方法
を適用する場合、図９（Ｉ）に示すように、クロックＣ
Ｋを基準として他のデータＤ１，Ｄ２，リセットＲの各
々のマイナスのスキューを順次累算すなわちクロックＣ
ＫをデータＤ１，Ｄ２，リセットＲの各々のスキュー分
の累算分進めたテストパターンと、図９（Ｊ）に示すよ
うに、クロックＣＫを基準として他のデータＤ１，Ｄ
２，リセットＲの各々のプラスのスキューを順次累算す
なわちクロックＣＫをデータＤ１，Ｄ２，リセットＲの
各々のスキュー分の累算分遅延させたテストパターンと
の２組でシミュレーションを実行する。

【００１１】この従来の第２のシミュレーション方法の
問題点は、上述のように、最大パターン長がテストパタ
ーン長＋入力ピン数×スキューと長くなり、やはり、全
体の試験時間が増大することである。

【００１２】これらの従来の第１及び第２のシミュレー
ション方法の問題点を解決するため特開平５−７２２７
１号公報記載の従来の第３のシミュレーション方法は、
ＬＳＩの内部回路、特に論理回路等の組み合わせ回路を
全てＯＲ回路に変換し一度シミュレーションを実行する
ことにより試験対象入力ピンを検索する。その後、検索
したピンに関し従来の第１又は第２のシミュレーション
方法を用いて試験することによりシミュレーション回数
を低減する。

【００１３】例えば、図８（Ａ）の回路に図８（Ｂ）の
テストベクタを用いて従来の第３のシミュレーション方
法を適用する場合、図９（Ｋ），（Ｌ）に示す計２組の
テストパターンを生成する。

【００１４】しかし、この従来の第３のシミュレーショ
ン方法の問題点は、第１に、順序回路に関するルールが
ないため、順序回路をまたぐ場合のピンのグループ化が
不可能であるので、組み合わせ回路を全てＯＲ回路に変
換するだけでは試験対象入力ピンを全て検索することが
できないことと、第２に、試験対象外とすることのでき
るデータ信号同士の識別ができないため、フリップフロ
ップのクロックデータ経路間以外の不必要な入力ピンの
試験が発生し、特に多ピン化になるとこの冗長が顕著に
なることとである。

【００１５】

【発明が解決しようとする課題】上述した従来の第１の
シミュレーション方法は、１入力ピン当たり２回ずつシ
ミュレーションを行うため、シミュレーション回数が入
力ピン数×２と多くなり全体の試験時間が増大するとい
う欠点があった。

【００１６】また、従来の第２のシミュレーション方法
は、最大パターン長がテストパターン長＋入力ピン数×
スキューと長くなり、やはり、全体の試験時間が増大す
るという欠点があった。

【００１７】これらの欠点の解決を図った従来の第３の
シミュレーション方法は、順序回路に関するルールがな
いため、順序回路をまたぐ場合のピンのグループ化が不
可能であるので組み合わせ回路を全てＯＲ回路に変換す
るだけでは試験対象入力ピンを全て検索することができ
ないことと、第２に、試験対象外とすることのできるデ
ータ信号同士の識別ができないため、フリップフロップ
のクロックデータ経路間以外の不必要な入力ピンの試験
が発生し、多ピン化になるとこの冗長が顕著になるとい
う欠点があった。

【００１８】本発明の目的は、ＬＳＩの開発期間の短縮
と高集積化の実現のため、入力ピン間のタイミング試験
をより効率良く短時間で実行するシミュレーション装置
及びその方法を提供することにある。

【００１９】

【課題を解決するための手段】本発明のシミュレーショ
ン装置は、フリップフロップ回路を含む論理回路の回路
検証を行うシミュレーション装置において、被試験回路
の回路情報に基づきクロックの入力端子である第１の入
力端子の各々にフリップフロップのクロック入力端であ
る第１のフリップフロップ入力端が接続しているフリッ
プフロップ回路を探索し全ての前記フリップフロップ回
路を前記第１の入力端子毎にそれぞれグループ化し少な
くとも１つのグループ化フリップフロップ回路の情報か
ら成るグループ化フリップフロップ情報を出力する出力
方向回路探索手段と、前記グループ化フリップフロップ
情報を格納するフリップフロップ情報格納手段と、前記
グループ化フリップフロップ情報の前記グループ化フリ
ップフロップ回路のうち任意のフリップフロップ回路を
選択フリップフロップ回路として選択し前記選択フリッ
プフロップ回路の前記第１の入力端子に接続されない第
２のフリップフロップ入力端から第２の入力端子方向に
検索し前記第２の入力端子を前記第２のフリップフロッ
プ入力端毎にグループ化して生成した入力端子情報を外
部ピン情報として出力する入力方向回路探索手段と、前
記外部ピン情報を格納する外部ピン情報格納手段と、前
記外部ピン情報と予め設定したテストパターン情報であ
るテストベクタとを用いテストパターンを生成するベク
タ生成手段と、前記テストパターンに基づき回路検証を
実行するシミュレーション手段とを備えて構成されてい
る。

【００２０】本発明のシミュレーション方法は、フリッ
プフロップ回路を含む論理回路の回路検証を行うシミュ
レーション方法において、被試験回路の回路情報に基づ
きクロックの入力端子である第１の入力端子の各々にフ
リップフロップのクロック入力端である第１のフリップ
フロップ入力端が接続しているフリップフロップ回路を
探索し全ての前記フリップフロップ回路を前記第１の入
力端子毎にそれぞれグループ化し少なくとも１つのグル
ープ化フリップフロップ回路の情報から成るグループ化
フリップフロップ情報を出力する出力方向回路探索手段
ステップと、前記グループ化フリップフロップ情報の前
記グループ化フリップフロップ回路のうち任意のフリッ
プフロップ回路を選択フリップフロップ回路として選択
し前記選択フリップフロップ回路の前記第１の入力端子
に接続されない第２のフリップフロップ入力端から第２
の入力端子方向に検索し前記第２の入力端子を前記第２
のフリップフロップ入力端毎にグループ化して生成した
入力端子情報を外部ピン情報として出力する入力方向回
路探索ステップと、前記外部ピン情報と予め設定したテ
ストパターン情報であるテストベクタとを用いテストパ
ターンを生成するベクタ生成ステップと、前記テストパ
ターンに基づき回路検証を実行するシミュレーションス
テップとを含むことを特徴とするものである。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態をブロ
ックで示す図１を参照すると、この図に示す本実施の形
態のシミュレーション装置１は、クロックピンの各々に
接続するフリップフロップを探索しグループ化しグルー
プ化フリップフロップ情報を出力する出力方向回路探索
手段１１と、グループ化フリップフロップのデータ端子
に接続する外部ピンを探索する入力方向回路探索手段１
２と、スキューを含まないテストパターンすなわちテス
トベクタを生成するベクタ生成手段１３と、シミュレー
ションを実行するシミュレータ１４とを備え、外部記憶
用のフアイルでありグループ化フリップフロップ情報を
記憶するフリップフロップ情報５と、探索した外部ピン
の情報を記憶する外部ピン情報２とを用い、入力データ
として被試験回路の回路データ４とテストベクタデータ
３との供給を受け、シミュレーションの実施の結果６を
出力する。

【００２２】次に、図１を参照して本実施の形態の動作
の概要について説明すると、まず、出力方向回路探索手
段１１は被試験ＬＳＩの回路図データ４を読み込み、各
クロックピンの各々に接続するフリップフロップを探索
しグループ化してグループ化フリップフロップ情報を出
力する。グループ化フリップフロップ情報はフリップフ
ロップ情報５へ記憶する。

【００２３】次に、入力方向回路探索手段１２は、グル
ープ化したフリップフロップのデータ端子からそれに接
続する外部ピンを探索する。これにより、フリップフロ
ップの各々毎にそのデータ端子に接続する外部ピンをグ
ループ化できる。また、探索を開始したフリップフロッ
プがどのグループに属するかはフリップフロップ情報５
により判明するため、それにより探索した外部ピンがど
のグループに属するかを知ることができる。よって、探
索したピンを外部ピン情報２の対応するグループの項目
に外部ピングループ化情報として記憶する。

【００２４】全てのフリップフロップ及び外部ピンのグ
ループ化が終了した後、ベクタ生成手段１３は、以降で
生成するテストパターンの元となるテストベクタをテス
トベクタデータ３より読み込み、外部ピン情報２に記憶
された外部ピングループ化情報より、１グループを１実
行単位として上述した従来の第１のシミュレーション方
法の手法によりマイナス方向及びプラス方向にスキュー
を有するテストパターンＴＰを生成する。

【００２５】最後に、シミュレータ１４は、生成したテ
ストパターンＴＰを用い被試験ＬＳＩのタイミング試験
を行なう。

【００２６】次に、図１，被試験回路の一例を回路図で
示す図２（Ａ），対応のテストベクタを示す図２（Ｂ）
及び処理手順をフローチャートで示す図３を参照して本
実施の形態の動作すなわちシミュレーション方法につい
て詳細に説明すると、まず、出力方向回路探索手段１１
は図２に示す被試験ＬＳＩの回路図データ４を読み込
み、各クロックピンの各々に接続するフリップフロップ
を探索しグループ化してグループ化フリップフロップ情
報を出力し（ステップＳ１）、入力方向回路探索手段１
２に供給するとともにフリップフロップ情報５へ記憶す
る。

【００２７】図２（Ａ）を参照すると、この回路は、入
力ピンＴ１〜Ｔ９と、データ端子Ｄが入力ピンＴ１にク
ロック端子Ｃが入力ピンＴ２にそれぞれ接続したフリッ
プフロップＦ１と、一方の入力端子がフリップフロップ
Ｆ１のＱ反転（以下ＱＢ）出力端子に他方の入力端子が
入力ピンＴ３にそれぞれ接続したＮＡＮＤ回路Ｇ１と、
２つの入力端子の各々がそれぞれ入力ピンＴ４，Ｔ５に
接続したＮＯＲ回路Ｇ３と、データ端子ＤがＮＯＲ回路
Ｇ３の出力端子にクロック端子Ｃが入力ピンＴ７にそれ
ぞれ接続したフリップフロップＦ２と、一方の入力端子
がＮＡＮＤ回路Ｇ１の出力端子に他方の入力端子がフリ
ップフロップＦ２のＱ出力端子にそれぞれ接続したＯＲ
回路Ｇ２と、データ端子Ｄが入力ピンＴ６にクロック端
子Ｃが入力ピンＴ７にそれぞれ接続したフリップフロッ
プＦ４と、一方の入力端子がフリップフロップＦ２のＱ
出力端子に他方の入力端子がフリップフロップＦ４のＱ
出力端子にそれぞれ接続したＡＮＤ回路Ｇ４と、データ
端子ＤがフリップフロップＦ４のＱＢ出力端子にクロッ
ク端子Ｃが入力ピンＴ７にそれぞれ接続したフリップフ
ロップＦ５と、データ端子ＤがＯＲ回路Ｇ２の出力端子
にクロック端子Ｃが入力ピンＴ８にそれぞれ接続したフ
リップフロップＦ３と、データ端子ＤがＡＮＤ回路Ｇ４
の出力端子にクロック端子Ｃが入力ピンＴ８にそれぞれ
接続したフリップフロップＦ６と、データ端子Ｄが入力
ピンＴ９にクロック端子Ｃが入力ピンＴ８にそれぞれ接
続したフリップフロップＦ７とを備える。

【００２８】入力ピンＴ２，Ｔ７，Ｔ８は他の入力ピン
と異なり各フリップフロップＦ１〜Ｆ７のクロック端子
Ｃに接続されていることから、以降特別にクロックピン
と呼ぶ。

【００２９】出力方向回路探索ステップＳ１のフローの
詳細をフローチャートで示す図４を参照すると、クロッ
クピンの全てに対して処理を行なうために、クロックピ
ンに関する処理反復開始（ステップＳ１１）から処理反
復終了（ステップＳ２０）までを繰り返す。これによ
り、クロックピンＴ２，Ｔ７，Ｔ８に関して以降の処理
を行う。以降説明の便宜上、反復処理の１つとしてクロ
ックピンＴ８を例に取り上げる。

【００３０】フリップフロップ情報へのグループ項目作
成（ステップＳ１２）により、表１に示すフリップフロ
ップ情報のグループｃの項目を作成する。

【００３１】

【表１】

【００３２】回路の分岐経路に関する探索反復開始（ス
テップＳ１３）から探索反復同終了（ステップＳ１９）
までを繰り返すことによりクロックピンＴ８以降を探索
する。探索経路のフリップフロップに関する探索（ステ
ップＳ１４）により現在の探索位置のブロックがフリッ
プフロップであるか判定する。この例では、現在の探索
位置はクロックピンＴ８のため、判定は偽とする。次
に、先分岐経路探索（ステップＳ１５）により現在の探
索位置をクロックピンＴ８からフリップフロップＦ３へ
移行する。次は反復の先頭へ戻り、探索経路のフリップ
フロップに関する確認（ステップＳ１４）により現在の
探索位置はフリップフロップＦ３のため、判定は真とす
る。

【００３３】次に、フリップフロップの端子属性確認
（ステップＳ１６）により、現在の探索位置の端子がク
ロック端子であるか判定する。現在の探索位置の端子は
フリップフロップＦ３のクロック端子Ｃであるため、判
定は真とする。

【００３４】次に、フリップフロップのフリップフロッ
プ情報への記憶（ステップＳ１７）により、探索を開始
したクロックピンが属する同一グループとしてフリップ
フロップをフリップフロップ情報の対応項目へ記憶す
る。クロックピンＴ８はフリップフロップ情報のグルー
プｃに属するため、フリップフロップＦ３をフリップフ
ロップ情報のグループｃの項目へ記憶する。他分岐経路
探索（ステップＳ１８）により、他の分岐経路を探索す
る。よって、現在の探索位置をフリップフロップＦ３か
らフリップフロップＦ６へ移行する。

【００３５】このようにして、回路の分岐経路に関する
探索反復開始（ステップＳ１３）から探索反復同終了
（ステップＳ１９）を全ての分岐経路に関し行なうこと
により、フリップフロップ情報のグループｃへ残りのフ
リップフロップＦ６，Ｆ７を記憶する。

【００３６】さらに、ステップＳ１１からステップＳ２
０を残りのクロックピンＴ２，Ｔ７に関し実行すること
により、フリップフロップ情報のグループａ及びｂの項
目を完成させる。

【００３７】次に入力方向回路探索（ステップＳ２）で
は、グループ化したフリップフロップのデータ端子より
入力方向へ分岐経路を探索しフリップフロップに接続す
る入力ピンを抽出しグループ化する。

【００３８】入力方向回路探索ステップＳ２のフローの
詳細をフローチャートで示す図５を参照すると、グルー
プ化したフリップフロップの全てに対し処理を行なうた
めに、フリップフロップ情報に記憶したフリップフロッ
プに関する反復処理開始（ステップＳ２１）から反復処
理終了（ステップＳ３３）までを繰り返す。これによ
り、フリップフロップ情報のフリップフロップ群に示す
フリップフロップＦ１〜Ｆ７に関して以降の処理を行
う。

【００３９】まず、フリップフロップのデータ端子抽出
（ステップＳ２２）により、フリップフロップ情報に記
憶したフリップフロップのうちの１つを抽出する。ここ
では、説明の便宜上、フリップフロップＦ３を例にと
り、回路の分岐経路に関する探索反復開始（ステップＳ
２３）から探索反復終了（ステップＳ３２）までを繰り
返すことによりフリップフロップＦ３のデータ端子Ｄ以
降を探索する。

【００４０】外部ピンへ到達確認（ステップＳ２４）に
より、現在の探索位置が外部ピンか判定する。よって、
現在の探索位置はフリップフロップＦ３のため判定は偽
とする。

【００４１】フリップフロップへの到達確認（ステップ
Ｓ２５）により、現在の探索位置がフリップフロップで
あるか判定する。ただし、この場合は探索を開始したフ
リップフロップ（探索開始フリップフロップ）を含まな
い。よって、現在の探索位置はフリップフロップＦ３で
あるが、探索開始フリップフロップであるため、判定は
偽とする。回路の一分岐経路探索（ステップＳ２５）に
より、現在の探索位置をフリップフロップＦ３からＯＲ
回路Ｇ２へ移行する（ステップＳ２６）。

【００４２】次は反復の先頭（ステップＳ２３）へ戻
り、再度ステップＳ２３〜Ｓ２６のフローを処理する
と、現在の探索位置はＯＲ回路Ｇ２からＮＡＮＤ回路Ｇ
１へ、さらに、ＮＡＮＤ回路Ｇ１からフリップフロップ
Ｆ１へと移行する。

【００４３】ここで、フリップフロップＦ１に関しフロ
ーを処理すると、フリップフロップへ到達確認（ステッ
プＳ２５）において、判定は真となる。フリップフロッ
プ情報内同一グループ検索（ステップＳ２７）により、
現在探索したフリップフロップがフリップフロップ情報
のどのグループに属するか検索し、次のフリップフロッ
プ同一グループ確認（ステップＳ２８）で検索したグル
ープが探索開始フリップフロップと同一であるか判定す
る。フリップフロップＦ１は同一グループに属さないた
め判定は偽とする。よって、フリップフロップのクロッ
ク端子に関する一経路探索（ステップＳ２９）により、
フリップフロップＦ１のクロック端子を経て入力ピンＴ
２へ到達する。

【００４４】反復の先頭（ステップＳ２３）へ戻り、外
部ピンへの到達確認（ステップＳ２４）より、現在の探
索位置は入力ピンＴ２のため、判定は真となる。よっ
て、外部ピン情報の該当する同一グループへの外部ピン
記憶（ステップＳ３１）により、外部ピンＴ２を表２に
示す外部ピン情報の探索開始フリップフロップＦ３のグ
ループである、グループｃの項目へ記憶する。これら
を、全てのグループ化したフリップフロップに関して繰
り返すことにより、外部ピン情報を完成する。

【００４５】

【表２】

【００４６】次にベクタ生成（ステップＳ４）では、外
部ピン情報のグループ化した入力ピンの情報と、テスト
ベクタデータ３を用い、従来の第１の方法でシミュレー
タ１４へ与えるテストパターンを生成する。

【００４７】ベクタ生成ステップＳ４のフローの詳細を
フローチャートで示す図６を参照すると、まずマイナス
方向スキュー付加（ステップＳ４１）により、図２
（Ｂ）に示すテストベクタから外部ピン情報に記憶した
クロックピンと関与する入力ピンより図７（Ａ）〜
（Ｃ）に示すマイナス方向のテストパターンを生成す
る。次に、プラス方向スキュー付加（ステップＳ４２）
により、テストベクタから外部ピン情報に記憶したクロ
ックピンと関与する入力ピンより図７（Ａ）〜（Ｃ）に
示すプラス方向のテストパターンを生成する。

【００４８】最後に、生成したこれらのテストパターン
を用いシミュレーション（ステップＳ５）を実行する。

【００４９】本実施の形態では、クロックピンと試験対
象の他の入力ピンとを正確に抽出できる。

【００５０】その理由は、クロックピンと関係のある他
の入力ピンを、従来のように一度前もってシミュレーシ
ョンを行なうことによって抽出するのではなく、実際に
回路を探索して抽出する。これにより、従来の入力ベク
タと順序回路の論理関係に依存して順序回路の信号が変
化しない場合に関係入力ピンを抽出できないという問題
点を解決しているからである。

【００５１】また、少数のクロックピンで多数のフリッ
プフロップ及び入力ピンをグループ化可能な場合にシミ
ュレーション時のパターン組数を低減でき、かつ短時間
で試験することができる。

【００５２】その理由は、同一グループに属する入力ピ
ンをまとめて１組のテストパターンに含めることができ
るからである。つまり、従来はフリップフロップ毎にテ
ストパターンを生成しそれぞれプラススキュー／マイナ
ススキューの２回すなわち２×フリップフロップ数回の
シミュレーションを行なうのに対し、本実施の形態では
クロックピンごとにテストパターンを生成してそれぞれ
プラススキュー／マイナススキューすなわち２×クロッ
クピン数回のシミュレーションを実施すればよいのでテ
ストパターン数を低減できる。

【００５３】例として、図２（Ａ）の回路に関し図２
（Ｂ）テストベクタを用いた場合、従来は７個のフリッ
プフロップに対応する１４組のテストパターンを生成し
したがって１４回のシミュレーションを行なう必要があ
るのに対し、本実施の形態では３本のクロックピン対応
の６組のテストパターンを生成し６回のシミュレーショ
ンを行なうだけでよい。

【００５４】さらに、クロックピンが１０本存在し、そ
の１０本のクロックピンにフリップフロップが合わせて
１０００個存在する場合、従来のシミュレーション方法
の場合２０００本のテストパターンを生成し２０００回
のシミュレーションを実行するのに対し、本実施の形態
では２０本のテストパターンを生成し２０回のシミュレ
ーションを実行するだけでよい。

【００５５】

【発明の効果】以上説明したように、本発明のシミュレ
ーション装置及びその方法は、被試験回路の回路情報に
基づき第１の入力端子と第１のフリップフロップ入力端
を経由して接続されている全てのフリップフロップ回路
を前記入力端子毎にそれぞれグループ化する出力方向回
路探索手段と、選択フリップフロップ回路の第２のフリ
ップフロップ入力端毎にグループ化して外部ピン情報を
出力する入力方向回路探索手段と、外部ピン情報と予め
設定したテストパターン情報であるテストベクタとを用
いテストパターンをを生成するベクタ生成手段と、テス
トパターンに基づき回路検証を実行するシミュレーショ
ン手段とを備え、実際に回路を探索してクロックピンと
関係のある他の入力ピンを抽出するので、これらのクロ
ックピンと試験対象の他の入力ピンを正確にに抽出する
ことができるという効果がある。

【００５６】また、同一グループに属する入力ピンをま
とめて１組のテストパターンに含めることにより、少数
のクロックピンで多数のフリップフロップ及び入力ピン
をグループ化可能な場合はシミュレーション時のテスト
パターン組数を低減でき、かつ短時間で試験することが
できるという効果がある。

【図面の簡単な説明】

【図１】本発明のシミュレーション装置の一実施の形態
を示すブロック図である。

【図２】本実施の形態のシミュレーション装置及びその
方法の被試験回路の一例を示す回路図及びその対応する
テストベクタを示すタイムチャートである。

【図３】本実施の形態のシミュレーション方法における
処理手順を示すフローチャートである。

【図４】図３の出力方向回路探索ステップの詳細処理手
順を示すフローチャートである。

【図５】図３の入力方向回路探索ステップの詳細処理手
順を示すフローチャートである。

【図６】図３のベクタ生成ステップの詳細処理手順を示
すフローチャートである。

【図７】本実施の形態のシミュレーション方法における
テストパターンの一例を示すタイムチャートである。

【図８】従来のシミュレーション方法の被試験回路の一
例を示す回路図及びその対応するテストベクタを示すタ
イムチャートである。

【図９】従来の第１，第２及び第３のシミュレーション
方法におけるそれぞれのテストパターンの一例を示すタ
イムチャートである。

【符号の説明】

１ シミュレーション装置 ２ 外部ピン情報 ３ テストベクタデータ ４ 回路データ ５ フリップフロップ情報 ６ 結果 １１ 出力方向回路探索手段 １２ 入力方向回路探索手段 １３ ベクタ生成手段 １４ シミュレータ Ｆ１〜Ｆ７，Ｆ１０１ フリップフロップ Ｇ１〜Ｇ４，Ｇ１０１ 論理回路 Ｔ１〜Ｔ９ 入力ピン

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 G01R 31/28 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 フリップフロップ回路を含む論理回路の
   回路検証を行うシミュレーション装置において、 被試験回路の回路情報に基づきクロックの入力端子であ
   る第１の入力端子の各々にフリップフロップのクロック
   入力端である第１のフリップフロップ入力端が接続して
   いるフリップフロップ回路を探索し全ての前記フリップ
   フロップ回路を前記第１の入力端子毎にそれぞれグルー
   プ化し少なくとも１つのグループ化フリップフロップ回
   路の情報から成るグループ化フリップフロップ情報を出
   力する出力方向回路探索手段と、 前記グループ化フリップフロップ情報を格納するフリッ
   プフロップ情報格納手段と、 前記グループ化フリップフロップ情報の前記グループ化
   フリップフロップ回路のうち任意のフリップフロップ回
   路を選択フリップフロップ回路として選択し前記選択フ
   リップフロップ回路の前記第１の入力端子に接続されな
   い第２のフリップフロップ入力端から第２の入力端子方
   向に検索し前記第２の入力端子を前記第２のフリップフ
   ロップ入力端毎にグループ化して生成した入力端子情報
   を外部ピン情報として出力する入力方向回路探索手段
   と、 前記外部ピン情報を格納する外部ピン情報格納手段と、 前記外部ピン情報と予め設定したテストパターン情報で
   あるテストベクタとを用いテストパターンを生成するベ
   クタ生成手段と、 前記テストパターンに基づき回路検証を実行するシミュ
   レーション手段とを備えることを特徴とするシミュレー
   ション装置。
2. 【請求項２】 前記第１のフリップフロップ入力端に入
   力する信号がクロック信号であり、前記第２のフリップ
   フロップ入力端に入力する信号は予め定めらたデータ信
   号であることを特徴とする請求項１記載のシミュレーシ
   ョン装置。
3. 【請求項３】 フリップフロップ回路を含む論理回路の
   回路検証を行うシミュレーション方法において、 被試験回路の回路情報に基づきクロックの入力端子であ
   る第１の入力端子の各々にフリップフロップのクロック
   入力端である第１のフリップフロップ入力端が接続して
   いるフリップフロップ回路を探索し全ての前記フリップ
   フロップ回路を前記第１の入力端子毎にそれぞれグルー
   プ化し少なくとも１つのグループ化フリップフロップ回
   路の情報から成るグループ化フリップフロップ情報を出
   力する出力方向回路探索手段ステップと、 前記グループ化フリップフロップ情報の前記グループ化
   フリップフロップ回路のうち任意のフリップフロップ回
   路を選択フリップフロップ回路として選択し前記選択フ
   リップフロップ回路の前記第１の入力端子に接続されな
   い第２のフリップフロップ入力端から第２の入力端子方
   向に検索し前記第２の入力端子を前記第２のフリップフ
   ロップ入力端毎にグループ化して生成した入力端子情報
   を外部ピン情報として出力する入力方向回路探索ステッ
   プと、 前記外部ピン情報と予め設定したテストパターン情報で
   あるテストベクタとを用いテストパターンを生成するベ
   クタ生成ステップと、 前記テストパターンに基づき回路検証を実行するシミュ
   レーションステップとを含むことを特徴とするシミュレ
   ーション方法。