JP3012546B2 - シミュレーション装置及びその方法 - Google Patents
シミュレーション装置及びその方法Info
- Publication number
- JP3012546B2 JP3012546B2 JP9040700A JP4070097A JP3012546B2 JP 3012546 B2 JP3012546 B2 JP 3012546B2 JP 9040700 A JP9040700 A JP 9040700A JP 4070097 A JP4070097 A JP 4070097A JP 3012546 B2 JP3012546 B2 JP 3012546B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- circuit
- information
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】
【発明の属する技術分野】本発明はシミュレーション装
置及びその方法に関し、特に入力端子間のタイミング試
験を行うためのシミュレーション装置及びその方法に関
する。
置及びその方法に関し、特に入力端子間のタイミング試
験を行うためのシミュレーション装置及びその方法に関
する。
【0002】
【従来の技術】LSIの製造後、LSIテスタを用いて
動作試験を行い、LSIが所望の機能を有していること
を試験する。LSIテスタの被試験LSIとの信号の接
点である端子は端子毎に信号の時間的な遅れに起因する
遅延誤差が存在するため、遅延誤差範囲(以降スキュ
ー)が規定されている。これをLSIテスタの精度と定
義する。LSIの動作試験は微小な時間単位で反復して
入力信号をLSIに供給し、同じく微小な時間単位で出
力信号をLSIテスタにより読み取る必要がある。した
がって、LSIテスタはより高精度とすることを要求す
るが、上述の微小な時間単位はLSIテスタの校正限界
を上回っている。このため、LSIに供給する入力信号
のタイミングはLSIテスタの端子のスキューが前記微
小な時間単位に対し相対的に無視することのできない大
きな誤差を持つものとなり得、実際には正常に動作する
LSIがLSIテスタ上の動作試験で不良動作と判定さ
れる可能性がある。
動作試験を行い、LSIが所望の機能を有していること
を試験する。LSIテスタの被試験LSIとの信号の接
点である端子は端子毎に信号の時間的な遅れに起因する
遅延誤差が存在するため、遅延誤差範囲(以降スキュ
ー)が規定されている。これをLSIテスタの精度と定
義する。LSIの動作試験は微小な時間単位で反復して
入力信号をLSIに供給し、同じく微小な時間単位で出
力信号をLSIテスタにより読み取る必要がある。した
がって、LSIテスタはより高精度とすることを要求す
るが、上述の微小な時間単位はLSIテスタの校正限界
を上回っている。このため、LSIに供給する入力信号
のタイミングはLSIテスタの端子のスキューが前記微
小な時間単位に対し相対的に無視することのできない大
きな誤差を持つものとなり得、実際には正常に動作する
LSIがLSIテスタ上の動作試験で不良動作と判定さ
れる可能性がある。
【0003】そこでLSI製造前に、予めスキューを考
慮した動作試験用の一連の入力信号の配列から成るテス
トパターンを用いてLSI設計データの試験を行う。
慮した動作試験用の一連の入力信号の配列から成るテス
トパターンを用いてLSI設計データの試験を行う。
【0004】従来、この種のテストパターンを生成する
シミュレーション方法として、公知の以下の2つのシミ
ュレーション方法があった。
シミュレーション方法として、公知の以下の2つのシミ
ュレーション方法があった。
【0005】従来の第1のシミュレーション方法は、複
数の入力ピンのうちの1つのピンを基準ピンとし、その
基準ピンのテストパターンに他のピンのテストパターン
に対して相対的にプラス及びマイナス方向にそれぞれス
キュー相当の遅延値を持たせてシミュレーションを実行
する方法である。したがって、1入力ピン当たり2回ず
つシミュレーションを行うことになる。
数の入力ピンのうちの1つのピンを基準ピンとし、その
基準ピンのテストパターンに他のピンのテストパターン
に対して相対的にプラス及びマイナス方向にそれぞれス
キュー相当の遅延値を持たせてシミュレーションを実行
する方法である。したがって、1入力ピン当たり2回ず
つシミュレーションを行うことになる。
【0006】例えば被試験回路の一例を示す図8(A)
を参照すると、この被試験回路は、入力端子としてデー
タD1,D2,クロックCK及びリセットRの4つを有
し、データD1,D2の論理和をとるOR回路G101
と、クロックCKでセットされリセットRでリセットさ
れOR回路G101の出力を取り込むフリップフロップ
F101とを備える。
を参照すると、この被試験回路は、入力端子としてデー
タD1,D2,クロックCK及びリセットRの4つを有
し、データD1,D2の論理和をとるOR回路G101
と、クロックCKでセットされリセットRでリセットさ
れOR回路G101の出力を取り込むフリップフロップ
F101とを備える。
【0007】図8(B)に示すこの回路のスキューを含
まないテストパターンすなわちテストベクタを用いて、
従来の第1のシミュレーション方法を適用する場合、図
9(A)に示すように、クロックCKを基準として他の
データD1,D2,リセットRに対してマイナスのスキ
ューすなわちクロックCKに対しデータD1,D2,リ
セットRをスキュー分遅延させる場合と、図9(B)に
示すように、プラスのスキューすなわちクロックCKを
データD1,D2,リセットRに対してスキュー分遅延
させる場合の2組についてそれぞれシミュレーションを
実行する。同様に図9(C)〜(H)に示すように、デ
ータD1,D2,リセットRの各々について2回ずつの
計8組のテストパターンでそれぞれシミュレーションを
実行する。
まないテストパターンすなわちテストベクタを用いて、
従来の第1のシミュレーション方法を適用する場合、図
9(A)に示すように、クロックCKを基準として他の
データD1,D2,リセットRに対してマイナスのスキ
ューすなわちクロックCKに対しデータD1,D2,リ
セットRをスキュー分遅延させる場合と、図9(B)に
示すように、プラスのスキューすなわちクロックCKを
データD1,D2,リセットRに対してスキュー分遅延
させる場合の2組についてそれぞれシミュレーションを
実行する。同様に図9(C)〜(H)に示すように、デ
ータD1,D2,リセットRの各々について2回ずつの
計8組のテストパターンでそれぞれシミュレーションを
実行する。
【0008】この従来の第1のシミュレーション方法の
問題点は、上述のように1入力ピン当たり2回ずつシミ
ュレーションを行うため、シミュレーション回数が入力
ピン数×2と多くなり全体の試験時間が増大することで
ある。
問題点は、上述のように1入力ピン当たり2回ずつシミ
ュレーションを行うため、シミュレーション回数が入力
ピン数×2と多くなり全体の試験時間が増大することで
ある。
【0009】また、従来の第2のシミュレーション方法
は、複数の入力ピンのうちの1つのピンのパターンを基
準とし、順に他のピンのテストパターンに比べ相対的に
プラス及びマイナス方向にそれぞれスキューを累積させ
た2つのテストパターンを用いてシミュレーションを実
行する方法である。したがって、この場合の最大パター
ン長はテストパターン長+入力ピン数×スキューとな
る。
は、複数の入力ピンのうちの1つのピンのパターンを基
準とし、順に他のピンのテストパターンに比べ相対的に
プラス及びマイナス方向にそれぞれスキューを累積させ
た2つのテストパターンを用いてシミュレーションを実
行する方法である。したがって、この場合の最大パター
ン長はテストパターン長+入力ピン数×スキューとな
る。
【0010】次に、図8(A)の回路に図8(B)のテ
ストベクタを用いて従来の第2のシミュレーション方法
を適用する場合、図9(I)に示すように、クロックC
Kを基準として他のデータD1,D2,リセットRの各
々のマイナスのスキューを順次累算すなわちクロックC
KをデータD1,D2,リセットRの各々のスキュー分
の累算分進めたテストパターンと、図9(J)に示すよ
うに、クロックCKを基準として他のデータD1,D
2,リセットRの各々のプラスのスキューを順次累算す
なわちクロックCKをデータD1,D2,リセットRの
各々のスキュー分の累算分遅延させたテストパターンと
の2組でシミュレーションを実行する。
ストベクタを用いて従来の第2のシミュレーション方法
を適用する場合、図9(I)に示すように、クロックC
Kを基準として他のデータD1,D2,リセットRの各
々のマイナスのスキューを順次累算すなわちクロックC
KをデータD1,D2,リセットRの各々のスキュー分
の累算分進めたテストパターンと、図9(J)に示すよ
うに、クロックCKを基準として他のデータD1,D
2,リセットRの各々のプラスのスキューを順次累算す
なわちクロックCKをデータD1,D2,リセットRの
各々のスキュー分の累算分遅延させたテストパターンと
の2組でシミュレーションを実行する。
【0011】この従来の第2のシミュレーション方法の
問題点は、上述のように、最大パターン長がテストパタ
ーン長+入力ピン数×スキューと長くなり、やはり、全
体の試験時間が増大することである。
問題点は、上述のように、最大パターン長がテストパタ
ーン長+入力ピン数×スキューと長くなり、やはり、全
体の試験時間が増大することである。
【0012】これらの従来の第1及び第2のシミュレー
ション方法の問題点を解決するため特開平5−7227
1号公報記載の従来の第3のシミュレーション方法は、
LSIの内部回路、特に論理回路等の組み合わせ回路を
全てOR回路に変換し一度シミュレーションを実行する
ことにより試験対象入力ピンを検索する。その後、検索
したピンに関し従来の第1又は第2のシミュレーション
方法を用いて試験することによりシミュレーション回数
を低減する。
ション方法の問題点を解決するため特開平5−7227
1号公報記載の従来の第3のシミュレーション方法は、
LSIの内部回路、特に論理回路等の組み合わせ回路を
全てOR回路に変換し一度シミュレーションを実行する
ことにより試験対象入力ピンを検索する。その後、検索
したピンに関し従来の第1又は第2のシミュレーション
方法を用いて試験することによりシミュレーション回数
を低減する。
【0013】例えば、図8(A)の回路に図8(B)の
テストベクタを用いて従来の第3のシミュレーション方
法を適用する場合、図9(K),(L)に示す計2組の
テストパターンを生成する。
テストベクタを用いて従来の第3のシミュレーション方
法を適用する場合、図9(K),(L)に示す計2組の
テストパターンを生成する。
【0014】しかし、この従来の第3のシミュレーショ
ン方法の問題点は、第1に、順序回路に関するルールが
ないため、順序回路をまたぐ場合のピンのグループ化が
不可能であるので、組み合わせ回路を全てOR回路に変
換するだけでは試験対象入力ピンを全て検索することが
できないことと、第2に、試験対象外とすることのでき
るデータ信号同士の識別ができないため、フリップフロ
ップのクロックデータ経路間以外の不必要な入力ピンの
試験が発生し、特に多ピン化になるとこの冗長が顕著に
なることとである。
ン方法の問題点は、第1に、順序回路に関するルールが
ないため、順序回路をまたぐ場合のピンのグループ化が
不可能であるので、組み合わせ回路を全てOR回路に変
換するだけでは試験対象入力ピンを全て検索することが
できないことと、第2に、試験対象外とすることのでき
るデータ信号同士の識別ができないため、フリップフロ
ップのクロックデータ経路間以外の不必要な入力ピンの
試験が発生し、特に多ピン化になるとこの冗長が顕著に
なることとである。
【0015】
【発明が解決しようとする課題】上述した従来の第1の
シミュレーション方法は、1入力ピン当たり2回ずつシ
ミュレーションを行うため、シミュレーション回数が入
力ピン数×2と多くなり全体の試験時間が増大するとい
う欠点があった。
シミュレーション方法は、1入力ピン当たり2回ずつシ
ミュレーションを行うため、シミュレーション回数が入
力ピン数×2と多くなり全体の試験時間が増大するとい
う欠点があった。
【0016】また、従来の第2のシミュレーション方法
は、最大パターン長がテストパターン長+入力ピン数×
スキューと長くなり、やはり、全体の試験時間が増大す
るという欠点があった。
は、最大パターン長がテストパターン長+入力ピン数×
スキューと長くなり、やはり、全体の試験時間が増大す
るという欠点があった。
【0017】これらの欠点の解決を図った従来の第3の
シミュレーション方法は、順序回路に関するルールがな
いため、順序回路をまたぐ場合のピンのグループ化が不
可能であるので組み合わせ回路を全てOR回路に変換す
るだけでは試験対象入力ピンを全て検索することができ
ないことと、第2に、試験対象外とすることのできるデ
ータ信号同士の識別ができないため、フリップフロップ
のクロックデータ経路間以外の不必要な入力ピンの試験
が発生し、多ピン化になるとこの冗長が顕著になるとい
う欠点があった。
シミュレーション方法は、順序回路に関するルールがな
いため、順序回路をまたぐ場合のピンのグループ化が不
可能であるので組み合わせ回路を全てOR回路に変換す
るだけでは試験対象入力ピンを全て検索することができ
ないことと、第2に、試験対象外とすることのできるデ
ータ信号同士の識別ができないため、フリップフロップ
のクロックデータ経路間以外の不必要な入力ピンの試験
が発生し、多ピン化になるとこの冗長が顕著になるとい
う欠点があった。
【0018】本発明の目的は、LSIの開発期間の短縮
と高集積化の実現のため、入力ピン間のタイミング試験
をより効率良く短時間で実行するシミュレーション装置
及びその方法を提供することにある。
と高集積化の実現のため、入力ピン間のタイミング試験
をより効率良く短時間で実行するシミュレーション装置
及びその方法を提供することにある。
【0019】
【課題を解決するための手段】本発明のシミュレーショ
ン装置は、フリップフロップ回路を含む論理回路の回路
検証を行うシミュレーション装置において、被試験回路
の回路情報に基づきクロックの入力端子である第1の入
力端子の各々にフリップフロップのクロック入力端であ
る第1のフリップフロップ入力端が接続しているフリッ
プフロップ回路を探索し全ての前記フリップフロップ回
路を前記第1の入力端子毎にそれぞれグループ化し少な
くとも1つのグループ化フリップフロップ回路の情報か
ら成るグループ化フリップフロップ情報を出力する出力
方向回路探索手段と、前記グループ化フリップフロップ
情報を格納するフリップフロップ情報格納手段と、前記
グループ化フリップフロップ情報の前記グループ化フリ
ップフロップ回路のうち任意のフリップフロップ回路を
選択フリップフロップ回路として選択し前記選択フリッ
プフロップ回路の前記第1の入力端子に接続されない第
2のフリップフロップ入力端から第2の入力端子方向に
検索し前記第2の入力端子を前記第2のフリップフロッ
プ入力端毎にグループ化して生成した入力端子情報を外
部ピン情報として出力する入力方向回路探索手段と、前
記外部ピン情報を格納する外部ピン情報格納手段と、前
記外部ピン情報と予め設定したテストパターン情報であ
るテストベクタとを用いテストパターンを生成するベク
タ生成手段と、前記テストパターンに基づき回路検証を
実行するシミュレーション手段とを備えて構成されてい
る。
ン装置は、フリップフロップ回路を含む論理回路の回路
検証を行うシミュレーション装置において、被試験回路
の回路情報に基づきクロックの入力端子である第1の入
力端子の各々にフリップフロップのクロック入力端であ
る第1のフリップフロップ入力端が接続しているフリッ
プフロップ回路を探索し全ての前記フリップフロップ回
路を前記第1の入力端子毎にそれぞれグループ化し少な
くとも1つのグループ化フリップフロップ回路の情報か
ら成るグループ化フリップフロップ情報を出力する出力
方向回路探索手段と、前記グループ化フリップフロップ
情報を格納するフリップフロップ情報格納手段と、前記
グループ化フリップフロップ情報の前記グループ化フリ
ップフロップ回路のうち任意のフリップフロップ回路を
選択フリップフロップ回路として選択し前記選択フリッ
プフロップ回路の前記第1の入力端子に接続されない第
2のフリップフロップ入力端から第2の入力端子方向に
検索し前記第2の入力端子を前記第2のフリップフロッ
プ入力端毎にグループ化して生成した入力端子情報を外
部ピン情報として出力する入力方向回路探索手段と、前
記外部ピン情報を格納する外部ピン情報格納手段と、前
記外部ピン情報と予め設定したテストパターン情報であ
るテストベクタとを用いテストパターンを生成するベク
タ生成手段と、前記テストパターンに基づき回路検証を
実行するシミュレーション手段とを備えて構成されてい
る。
【0020】本発明のシミュレーション方法は、フリッ
プフロップ回路を含む論理回路の回路検証を行うシミュ
レーション方法において、被試験回路の回路情報に基づ
きクロックの入力端子である第1の入力端子の各々にフ
リップフロップのクロック入力端である第1のフリップ
フロップ入力端が接続しているフリップフロップ回路を
探索し全ての前記フリップフロップ回路を前記第1の入
力端子毎にそれぞれグループ化し少なくとも1つのグル
ープ化フリップフロップ回路の情報から成るグループ化
フリップフロップ情報を出力する出力方向回路探索手段
ステップと、前記グループ化フリップフロップ情報の前
記グループ化フリップフロップ回路のうち任意のフリッ
プフロップ回路を選択フリップフロップ回路として選択
し前記選択フリップフロップ回路の前記第1の入力端子
に接続されない第2のフリップフロップ入力端から第2
の入力端子方向に検索し前記第2の入力端子を前記第2
のフリップフロップ入力端毎にグループ化して生成した
入力端子情報を外部ピン情報として出力する入力方向回
路探索ステップと、前記外部ピン情報と予め設定したテ
ストパターン情報であるテストベクタとを用いテストパ
ターンを生成するベクタ生成ステップと、前記テストパ
ターンに基づき回路検証を実行するシミュレーションス
テップとを含むことを特徴とするものである。
プフロップ回路を含む論理回路の回路検証を行うシミュ
レーション方法において、被試験回路の回路情報に基づ
きクロックの入力端子である第1の入力端子の各々にフ
リップフロップのクロック入力端である第1のフリップ
フロップ入力端が接続しているフリップフロップ回路を
探索し全ての前記フリップフロップ回路を前記第1の入
力端子毎にそれぞれグループ化し少なくとも1つのグル
ープ化フリップフロップ回路の情報から成るグループ化
フリップフロップ情報を出力する出力方向回路探索手段
ステップと、前記グループ化フリップフロップ情報の前
記グループ化フリップフロップ回路のうち任意のフリッ
プフロップ回路を選択フリップフロップ回路として選択
し前記選択フリップフロップ回路の前記第1の入力端子
に接続されない第2のフリップフロップ入力端から第2
の入力端子方向に検索し前記第2の入力端子を前記第2
のフリップフロップ入力端毎にグループ化して生成した
入力端子情報を外部ピン情報として出力する入力方向回
路探索ステップと、前記外部ピン情報と予め設定したテ
ストパターン情報であるテストベクタとを用いテストパ
ターンを生成するベクタ生成ステップと、前記テストパ
ターンに基づき回路検証を実行するシミュレーションス
テップとを含むことを特徴とするものである。
【0021】
【発明の実施の形態】次に、本発明の実施の形態をブロ
ックで示す図1を参照すると、この図に示す本実施の形
態のシミュレーション装置1は、クロックピンの各々に
接続するフリップフロップを探索しグループ化しグルー
プ化フリップフロップ情報を出力する出力方向回路探索
手段11と、グループ化フリップフロップのデータ端子
に接続する外部ピンを探索する入力方向回路探索手段1
2と、スキューを含まないテストパターンすなわちテス
トベクタを生成するベクタ生成手段13と、シミュレー
ションを実行するシミュレータ14とを備え、外部記憶
用のフアイルでありグループ化フリップフロップ情報を
記憶するフリップフロップ情報5と、探索した外部ピン
の情報を記憶する外部ピン情報2とを用い、入力データ
として被試験回路の回路データ4とテストベクタデータ
3との供給を受け、シミュレーションの実施の結果6を
出力する。
ックで示す図1を参照すると、この図に示す本実施の形
態のシミュレーション装置1は、クロックピンの各々に
接続するフリップフロップを探索しグループ化しグルー
プ化フリップフロップ情報を出力する出力方向回路探索
手段11と、グループ化フリップフロップのデータ端子
に接続する外部ピンを探索する入力方向回路探索手段1
2と、スキューを含まないテストパターンすなわちテス
トベクタを生成するベクタ生成手段13と、シミュレー
ションを実行するシミュレータ14とを備え、外部記憶
用のフアイルでありグループ化フリップフロップ情報を
記憶するフリップフロップ情報5と、探索した外部ピン
の情報を記憶する外部ピン情報2とを用い、入力データ
として被試験回路の回路データ4とテストベクタデータ
3との供給を受け、シミュレーションの実施の結果6を
出力する。
【0022】次に、図1を参照して本実施の形態の動作
の概要について説明すると、まず、出力方向回路探索手
段11は被試験LSIの回路図データ4を読み込み、各
クロックピンの各々に接続するフリップフロップを探索
しグループ化してグループ化フリップフロップ情報を出
力する。グループ化フリップフロップ情報はフリップフ
ロップ情報5へ記憶する。
の概要について説明すると、まず、出力方向回路探索手
段11は被試験LSIの回路図データ4を読み込み、各
クロックピンの各々に接続するフリップフロップを探索
しグループ化してグループ化フリップフロップ情報を出
力する。グループ化フリップフロップ情報はフリップフ
ロップ情報5へ記憶する。
【0023】次に、入力方向回路探索手段12は、グル
ープ化したフリップフロップのデータ端子からそれに接
続する外部ピンを探索する。これにより、フリップフロ
ップの各々毎にそのデータ端子に接続する外部ピンをグ
ループ化できる。また、探索を開始したフリップフロッ
プがどのグループに属するかはフリップフロップ情報5
により判明するため、それにより探索した外部ピンがど
のグループに属するかを知ることができる。よって、探
索したピンを外部ピン情報2の対応するグループの項目
に外部ピングループ化情報として記憶する。
ープ化したフリップフロップのデータ端子からそれに接
続する外部ピンを探索する。これにより、フリップフロ
ップの各々毎にそのデータ端子に接続する外部ピンをグ
ループ化できる。また、探索を開始したフリップフロッ
プがどのグループに属するかはフリップフロップ情報5
により判明するため、それにより探索した外部ピンがど
のグループに属するかを知ることができる。よって、探
索したピンを外部ピン情報2の対応するグループの項目
に外部ピングループ化情報として記憶する。
【0024】全てのフリップフロップ及び外部ピンのグ
ループ化が終了した後、ベクタ生成手段13は、以降で
生成するテストパターンの元となるテストベクタをテス
トベクタデータ3より読み込み、外部ピン情報2に記憶
された外部ピングループ化情報より、1グループを1実
行単位として上述した従来の第1のシミュレーション方
法の手法によりマイナス方向及びプラス方向にスキュー
を有するテストパターンTPを生成する。
ループ化が終了した後、ベクタ生成手段13は、以降で
生成するテストパターンの元となるテストベクタをテス
トベクタデータ3より読み込み、外部ピン情報2に記憶
された外部ピングループ化情報より、1グループを1実
行単位として上述した従来の第1のシミュレーション方
法の手法によりマイナス方向及びプラス方向にスキュー
を有するテストパターンTPを生成する。
【0025】最後に、シミュレータ14は、生成したテ
ストパターンTPを用い被試験LSIのタイミング試験
を行なう。
ストパターンTPを用い被試験LSIのタイミング試験
を行なう。
【0026】次に、図1,被試験回路の一例を回路図で
示す図2(A),対応のテストベクタを示す図2(B)
及び処理手順をフローチャートで示す図3を参照して本
実施の形態の動作すなわちシミュレーション方法につい
て詳細に説明すると、まず、出力方向回路探索手段11
は図2に示す被試験LSIの回路図データ4を読み込
み、各クロックピンの各々に接続するフリップフロップ
を探索しグループ化してグループ化フリップフロップ情
報を出力し(ステップS1)、入力方向回路探索手段1
2に供給するとともにフリップフロップ情報5へ記憶す
る。
示す図2(A),対応のテストベクタを示す図2(B)
及び処理手順をフローチャートで示す図3を参照して本
実施の形態の動作すなわちシミュレーション方法につい
て詳細に説明すると、まず、出力方向回路探索手段11
は図2に示す被試験LSIの回路図データ4を読み込
み、各クロックピンの各々に接続するフリップフロップ
を探索しグループ化してグループ化フリップフロップ情
報を出力し(ステップS1)、入力方向回路探索手段1
2に供給するとともにフリップフロップ情報5へ記憶す
る。
【0027】図2(A)を参照すると、この回路は、入
力ピンT1〜T9と、データ端子Dが入力ピンT1にク
ロック端子Cが入力ピンT2にそれぞれ接続したフリッ
プフロップF1と、一方の入力端子がフリップフロップ
F1のQ反転(以下QB)出力端子に他方の入力端子が
入力ピンT3にそれぞれ接続したNAND回路G1と、
2つの入力端子の各々がそれぞれ入力ピンT4,T5に
接続したNOR回路G3と、データ端子DがNOR回路
G3の出力端子にクロック端子Cが入力ピンT7にそれ
ぞれ接続したフリップフロップF2と、一方の入力端子
がNAND回路G1の出力端子に他方の入力端子がフリ
ップフロップF2のQ出力端子にそれぞれ接続したOR
回路G2と、データ端子Dが入力ピンT6にクロック端
子Cが入力ピンT7にそれぞれ接続したフリップフロッ
プF4と、一方の入力端子がフリップフロップF2のQ
出力端子に他方の入力端子がフリップフロップF4のQ
出力端子にそれぞれ接続したAND回路G4と、データ
端子DがフリップフロップF4のQB出力端子にクロッ
ク端子Cが入力ピンT7にそれぞれ接続したフリップフ
ロップF5と、データ端子DがOR回路G2の出力端子
にクロック端子Cが入力ピンT8にそれぞれ接続したフ
リップフロップF3と、データ端子DがAND回路G4
の出力端子にクロック端子Cが入力ピンT8にそれぞれ
接続したフリップフロップF6と、データ端子Dが入力
ピンT9にクロック端子Cが入力ピンT8にそれぞれ接
続したフリップフロップF7とを備える。
力ピンT1〜T9と、データ端子Dが入力ピンT1にク
ロック端子Cが入力ピンT2にそれぞれ接続したフリッ
プフロップF1と、一方の入力端子がフリップフロップ
F1のQ反転(以下QB)出力端子に他方の入力端子が
入力ピンT3にそれぞれ接続したNAND回路G1と、
2つの入力端子の各々がそれぞれ入力ピンT4,T5に
接続したNOR回路G3と、データ端子DがNOR回路
G3の出力端子にクロック端子Cが入力ピンT7にそれ
ぞれ接続したフリップフロップF2と、一方の入力端子
がNAND回路G1の出力端子に他方の入力端子がフリ
ップフロップF2のQ出力端子にそれぞれ接続したOR
回路G2と、データ端子Dが入力ピンT6にクロック端
子Cが入力ピンT7にそれぞれ接続したフリップフロッ
プF4と、一方の入力端子がフリップフロップF2のQ
出力端子に他方の入力端子がフリップフロップF4のQ
出力端子にそれぞれ接続したAND回路G4と、データ
端子DがフリップフロップF4のQB出力端子にクロッ
ク端子Cが入力ピンT7にそれぞれ接続したフリップフ
ロップF5と、データ端子DがOR回路G2の出力端子
にクロック端子Cが入力ピンT8にそれぞれ接続したフ
リップフロップF3と、データ端子DがAND回路G4
の出力端子にクロック端子Cが入力ピンT8にそれぞれ
接続したフリップフロップF6と、データ端子Dが入力
ピンT9にクロック端子Cが入力ピンT8にそれぞれ接
続したフリップフロップF7とを備える。
【0028】入力ピンT2,T7,T8は他の入力ピン
と異なり各フリップフロップF1〜F7のクロック端子
Cに接続されていることから、以降特別にクロックピン
と呼ぶ。
と異なり各フリップフロップF1〜F7のクロック端子
Cに接続されていることから、以降特別にクロックピン
と呼ぶ。
【0029】出力方向回路探索ステップS1のフローの
詳細をフローチャートで示す図4を参照すると、クロッ
クピンの全てに対して処理を行なうために、クロックピ
ンに関する処理反復開始(ステップS11)から処理反
復終了(ステップS20)までを繰り返す。これによ
り、クロックピンT2,T7,T8に関して以降の処理
を行う。以降説明の便宜上、反復処理の1つとしてクロ
ックピンT8を例に取り上げる。
詳細をフローチャートで示す図4を参照すると、クロッ
クピンの全てに対して処理を行なうために、クロックピ
ンに関する処理反復開始(ステップS11)から処理反
復終了(ステップS20)までを繰り返す。これによ
り、クロックピンT2,T7,T8に関して以降の処理
を行う。以降説明の便宜上、反復処理の1つとしてクロ
ックピンT8を例に取り上げる。
【0030】フリップフロップ情報へのグループ項目作
成(ステップS12)により、表1に示すフリップフロ
ップ情報のグループcの項目を作成する。
成(ステップS12)により、表1に示すフリップフロ
ップ情報のグループcの項目を作成する。
【0031】
【表1】
【0032】回路の分岐経路に関する探索反復開始(ス
テップS13)から探索反復同終了(ステップS19)
までを繰り返すことによりクロックピンT8以降を探索
する。探索経路のフリップフロップに関する探索(ステ
ップS14)により現在の探索位置のブロックがフリッ
プフロップであるか判定する。この例では、現在の探索
位置はクロックピンT8のため、判定は偽とする。次
に、先分岐経路探索(ステップS15)により現在の探
索位置をクロックピンT8からフリップフロップF3へ
移行する。次は反復の先頭へ戻り、探索経路のフリップ
フロップに関する確認(ステップS14)により現在の
探索位置はフリップフロップF3のため、判定は真とす
る。
テップS13)から探索反復同終了(ステップS19)
までを繰り返すことによりクロックピンT8以降を探索
する。探索経路のフリップフロップに関する探索(ステ
ップS14)により現在の探索位置のブロックがフリッ
プフロップであるか判定する。この例では、現在の探索
位置はクロックピンT8のため、判定は偽とする。次
に、先分岐経路探索(ステップS15)により現在の探
索位置をクロックピンT8からフリップフロップF3へ
移行する。次は反復の先頭へ戻り、探索経路のフリップ
フロップに関する確認(ステップS14)により現在の
探索位置はフリップフロップF3のため、判定は真とす
る。
【0033】次に、フリップフロップの端子属性確認
(ステップS16)により、現在の探索位置の端子がク
ロック端子であるか判定する。現在の探索位置の端子は
フリップフロップF3のクロック端子Cであるため、判
定は真とする。
(ステップS16)により、現在の探索位置の端子がク
ロック端子であるか判定する。現在の探索位置の端子は
フリップフロップF3のクロック端子Cであるため、判
定は真とする。
【0034】次に、フリップフロップのフリップフロッ
プ情報への記憶(ステップS17)により、探索を開始
したクロックピンが属する同一グループとしてフリップ
フロップをフリップフロップ情報の対応項目へ記憶す
る。クロックピンT8はフリップフロップ情報のグルー
プcに属するため、フリップフロップF3をフリップフ
ロップ情報のグループcの項目へ記憶する。他分岐経路
探索(ステップS18)により、他の分岐経路を探索す
る。よって、現在の探索位置をフリップフロップF3か
らフリップフロップF6へ移行する。
プ情報への記憶(ステップS17)により、探索を開始
したクロックピンが属する同一グループとしてフリップ
フロップをフリップフロップ情報の対応項目へ記憶す
る。クロックピンT8はフリップフロップ情報のグルー
プcに属するため、フリップフロップF3をフリップフ
ロップ情報のグループcの項目へ記憶する。他分岐経路
探索(ステップS18)により、他の分岐経路を探索す
る。よって、現在の探索位置をフリップフロップF3か
らフリップフロップF6へ移行する。
【0035】このようにして、回路の分岐経路に関する
探索反復開始(ステップS13)から探索反復同終了
(ステップS19)を全ての分岐経路に関し行なうこと
により、フリップフロップ情報のグループcへ残りのフ
リップフロップF6,F7を記憶する。
探索反復開始(ステップS13)から探索反復同終了
(ステップS19)を全ての分岐経路に関し行なうこと
により、フリップフロップ情報のグループcへ残りのフ
リップフロップF6,F7を記憶する。
【0036】さらに、ステップS11からステップS2
0を残りのクロックピンT2,T7に関し実行すること
により、フリップフロップ情報のグループa及びbの項
目を完成させる。
0を残りのクロックピンT2,T7に関し実行すること
により、フリップフロップ情報のグループa及びbの項
目を完成させる。
【0037】次に入力方向回路探索(ステップS2)で
は、グループ化したフリップフロップのデータ端子より
入力方向へ分岐経路を探索しフリップフロップに接続す
る入力ピンを抽出しグループ化する。
は、グループ化したフリップフロップのデータ端子より
入力方向へ分岐経路を探索しフリップフロップに接続す
る入力ピンを抽出しグループ化する。
【0038】入力方向回路探索ステップS2のフローの
詳細をフローチャートで示す図5を参照すると、グルー
プ化したフリップフロップの全てに対し処理を行なうた
めに、フリップフロップ情報に記憶したフリップフロッ
プに関する反復処理開始(ステップS21)から反復処
理終了(ステップS33)までを繰り返す。これによ
り、フリップフロップ情報のフリップフロップ群に示す
フリップフロップF1〜F7に関して以降の処理を行
う。
詳細をフローチャートで示す図5を参照すると、グルー
プ化したフリップフロップの全てに対し処理を行なうた
めに、フリップフロップ情報に記憶したフリップフロッ
プに関する反復処理開始(ステップS21)から反復処
理終了(ステップS33)までを繰り返す。これによ
り、フリップフロップ情報のフリップフロップ群に示す
フリップフロップF1〜F7に関して以降の処理を行
う。
【0039】まず、フリップフロップのデータ端子抽出
(ステップS22)により、フリップフロップ情報に記
憶したフリップフロップのうちの1つを抽出する。ここ
では、説明の便宜上、フリップフロップF3を例にと
り、回路の分岐経路に関する探索反復開始(ステップS
23)から探索反復終了(ステップS32)までを繰り
返すことによりフリップフロップF3のデータ端子D以
降を探索する。
(ステップS22)により、フリップフロップ情報に記
憶したフリップフロップのうちの1つを抽出する。ここ
では、説明の便宜上、フリップフロップF3を例にと
り、回路の分岐経路に関する探索反復開始(ステップS
23)から探索反復終了(ステップS32)までを繰り
返すことによりフリップフロップF3のデータ端子D以
降を探索する。
【0040】外部ピンへ到達確認(ステップS24)に
より、現在の探索位置が外部ピンか判定する。よって、
現在の探索位置はフリップフロップF3のため判定は偽
とする。
より、現在の探索位置が外部ピンか判定する。よって、
現在の探索位置はフリップフロップF3のため判定は偽
とする。
【0041】フリップフロップへの到達確認(ステップ
S25)により、現在の探索位置がフリップフロップで
あるか判定する。ただし、この場合は探索を開始したフ
リップフロップ(探索開始フリップフロップ)を含まな
い。よって、現在の探索位置はフリップフロップF3で
あるが、探索開始フリップフロップであるため、判定は
偽とする。回路の一分岐経路探索(ステップS25)に
より、現在の探索位置をフリップフロップF3からOR
回路G2へ移行する(ステップS26)。
S25)により、現在の探索位置がフリップフロップで
あるか判定する。ただし、この場合は探索を開始したフ
リップフロップ(探索開始フリップフロップ)を含まな
い。よって、現在の探索位置はフリップフロップF3で
あるが、探索開始フリップフロップであるため、判定は
偽とする。回路の一分岐経路探索(ステップS25)に
より、現在の探索位置をフリップフロップF3からOR
回路G2へ移行する(ステップS26)。
【0042】次は反復の先頭(ステップS23)へ戻
り、再度ステップS23〜S26のフローを処理する
と、現在の探索位置はOR回路G2からNAND回路G
1へ、さらに、NAND回路G1からフリップフロップ
F1へと移行する。
り、再度ステップS23〜S26のフローを処理する
と、現在の探索位置はOR回路G2からNAND回路G
1へ、さらに、NAND回路G1からフリップフロップ
F1へと移行する。
【0043】ここで、フリップフロップF1に関しフロ
ーを処理すると、フリップフロップへ到達確認(ステッ
プS25)において、判定は真となる。フリップフロッ
プ情報内同一グループ検索(ステップS27)により、
現在探索したフリップフロップがフリップフロップ情報
のどのグループに属するか検索し、次のフリップフロッ
プ同一グループ確認(ステップS28)で検索したグル
ープが探索開始フリップフロップと同一であるか判定す
る。フリップフロップF1は同一グループに属さないた
め判定は偽とする。よって、フリップフロップのクロッ
ク端子に関する一経路探索(ステップS29)により、
フリップフロップF1のクロック端子を経て入力ピンT
2へ到達する。
ーを処理すると、フリップフロップへ到達確認(ステッ
プS25)において、判定は真となる。フリップフロッ
プ情報内同一グループ検索(ステップS27)により、
現在探索したフリップフロップがフリップフロップ情報
のどのグループに属するか検索し、次のフリップフロッ
プ同一グループ確認(ステップS28)で検索したグル
ープが探索開始フリップフロップと同一であるか判定す
る。フリップフロップF1は同一グループに属さないた
め判定は偽とする。よって、フリップフロップのクロッ
ク端子に関する一経路探索(ステップS29)により、
フリップフロップF1のクロック端子を経て入力ピンT
2へ到達する。
【0044】反復の先頭(ステップS23)へ戻り、外
部ピンへの到達確認(ステップS24)より、現在の探
索位置は入力ピンT2のため、判定は真となる。よっ
て、外部ピン情報の該当する同一グループへの外部ピン
記憶(ステップS31)により、外部ピンT2を表2に
示す外部ピン情報の探索開始フリップフロップF3のグ
ループである、グループcの項目へ記憶する。これら
を、全てのグループ化したフリップフロップに関して繰
り返すことにより、外部ピン情報を完成する。
部ピンへの到達確認(ステップS24)より、現在の探
索位置は入力ピンT2のため、判定は真となる。よっ
て、外部ピン情報の該当する同一グループへの外部ピン
記憶(ステップS31)により、外部ピンT2を表2に
示す外部ピン情報の探索開始フリップフロップF3のグ
ループである、グループcの項目へ記憶する。これら
を、全てのグループ化したフリップフロップに関して繰
り返すことにより、外部ピン情報を完成する。
【0045】
【表2】
【0046】次にベクタ生成(ステップS4)では、外
部ピン情報のグループ化した入力ピンの情報と、テスト
ベクタデータ3を用い、従来の第1の方法でシミュレー
タ14へ与えるテストパターンを生成する。
部ピン情報のグループ化した入力ピンの情報と、テスト
ベクタデータ3を用い、従来の第1の方法でシミュレー
タ14へ与えるテストパターンを生成する。
【0047】ベクタ生成ステップS4のフローの詳細を
フローチャートで示す図6を参照すると、まずマイナス
方向スキュー付加(ステップS41)により、図2
(B)に示すテストベクタから外部ピン情報に記憶した
クロックピンと関与する入力ピンより図7(A)〜
(C)に示すマイナス方向のテストパターンを生成す
る。次に、プラス方向スキュー付加(ステップS42)
により、テストベクタから外部ピン情報に記憶したクロ
ックピンと関与する入力ピンより図7(A)〜(C)に
示すプラス方向のテストパターンを生成する。
フローチャートで示す図6を参照すると、まずマイナス
方向スキュー付加(ステップS41)により、図2
(B)に示すテストベクタから外部ピン情報に記憶した
クロックピンと関与する入力ピンより図7(A)〜
(C)に示すマイナス方向のテストパターンを生成す
る。次に、プラス方向スキュー付加(ステップS42)
により、テストベクタから外部ピン情報に記憶したクロ
ックピンと関与する入力ピンより図7(A)〜(C)に
示すプラス方向のテストパターンを生成する。
【0048】最後に、生成したこれらのテストパターン
を用いシミュレーション(ステップS5)を実行する。
を用いシミュレーション(ステップS5)を実行する。
【0049】本実施の形態では、クロックピンと試験対
象の他の入力ピンとを正確に抽出できる。
象の他の入力ピンとを正確に抽出できる。
【0050】その理由は、クロックピンと関係のある他
の入力ピンを、従来のように一度前もってシミュレーシ
ョンを行なうことによって抽出するのではなく、実際に
回路を探索して抽出する。これにより、従来の入力ベク
タと順序回路の論理関係に依存して順序回路の信号が変
化しない場合に関係入力ピンを抽出できないという問題
点を解決しているからである。
の入力ピンを、従来のように一度前もってシミュレーシ
ョンを行なうことによって抽出するのではなく、実際に
回路を探索して抽出する。これにより、従来の入力ベク
タと順序回路の論理関係に依存して順序回路の信号が変
化しない場合に関係入力ピンを抽出できないという問題
点を解決しているからである。
【0051】また、少数のクロックピンで多数のフリッ
プフロップ及び入力ピンをグループ化可能な場合にシミ
ュレーション時のパターン組数を低減でき、かつ短時間
で試験することができる。
プフロップ及び入力ピンをグループ化可能な場合にシミ
ュレーション時のパターン組数を低減でき、かつ短時間
で試験することができる。
【0052】その理由は、同一グループに属する入力ピ
ンをまとめて1組のテストパターンに含めることができ
るからである。つまり、従来はフリップフロップ毎にテ
ストパターンを生成しそれぞれプラススキュー/マイナ
ススキューの2回すなわち2×フリップフロップ数回の
シミュレーションを行なうのに対し、本実施の形態では
クロックピンごとにテストパターンを生成してそれぞれ
プラススキュー/マイナススキューすなわち2×クロッ
クピン数回のシミュレーションを実施すればよいのでテ
ストパターン数を低減できる。
ンをまとめて1組のテストパターンに含めることができ
るからである。つまり、従来はフリップフロップ毎にテ
ストパターンを生成しそれぞれプラススキュー/マイナ
ススキューの2回すなわち2×フリップフロップ数回の
シミュレーションを行なうのに対し、本実施の形態では
クロックピンごとにテストパターンを生成してそれぞれ
プラススキュー/マイナススキューすなわち2×クロッ
クピン数回のシミュレーションを実施すればよいのでテ
ストパターン数を低減できる。
【0053】例として、図2(A)の回路に関し図2
(B)テストベクタを用いた場合、従来は7個のフリッ
プフロップに対応する14組のテストパターンを生成し
したがって14回のシミュレーションを行なう必要があ
るのに対し、本実施の形態では3本のクロックピン対応
の6組のテストパターンを生成し6回のシミュレーショ
ンを行なうだけでよい。
(B)テストベクタを用いた場合、従来は7個のフリッ
プフロップに対応する14組のテストパターンを生成し
したがって14回のシミュレーションを行なう必要があ
るのに対し、本実施の形態では3本のクロックピン対応
の6組のテストパターンを生成し6回のシミュレーショ
ンを行なうだけでよい。
【0054】さらに、クロックピンが10本存在し、そ
の10本のクロックピンにフリップフロップが合わせて
1000個存在する場合、従来のシミュレーション方法
の場合2000本のテストパターンを生成し2000回
のシミュレーションを実行するのに対し、本実施の形態
では20本のテストパターンを生成し20回のシミュレ
ーションを実行するだけでよい。
の10本のクロックピンにフリップフロップが合わせて
1000個存在する場合、従来のシミュレーション方法
の場合2000本のテストパターンを生成し2000回
のシミュレーションを実行するのに対し、本実施の形態
では20本のテストパターンを生成し20回のシミュレ
ーションを実行するだけでよい。
【0055】
【発明の効果】以上説明したように、本発明のシミュレ
ーション装置及びその方法は、被試験回路の回路情報に
基づき第1の入力端子と第1のフリップフロップ入力端
を経由して接続されている全てのフリップフロップ回路
を前記入力端子毎にそれぞれグループ化する出力方向回
路探索手段と、選択フリップフロップ回路の第2のフリ
ップフロップ入力端毎にグループ化して外部ピン情報を
出力する入力方向回路探索手段と、外部ピン情報と予め
設定したテストパターン情報であるテストベクタとを用
いテストパターンをを生成するベクタ生成手段と、テス
トパターンに基づき回路検証を実行するシミュレーショ
ン手段とを備え、実際に回路を探索してクロックピンと
関係のある他の入力ピンを抽出するので、これらのクロ
ックピンと試験対象の他の入力ピンを正確にに抽出する
ことができるという効果がある。
ーション装置及びその方法は、被試験回路の回路情報に
基づき第1の入力端子と第1のフリップフロップ入力端
を経由して接続されている全てのフリップフロップ回路
を前記入力端子毎にそれぞれグループ化する出力方向回
路探索手段と、選択フリップフロップ回路の第2のフリ
ップフロップ入力端毎にグループ化して外部ピン情報を
出力する入力方向回路探索手段と、外部ピン情報と予め
設定したテストパターン情報であるテストベクタとを用
いテストパターンをを生成するベクタ生成手段と、テス
トパターンに基づき回路検証を実行するシミュレーショ
ン手段とを備え、実際に回路を探索してクロックピンと
関係のある他の入力ピンを抽出するので、これらのクロ
ックピンと試験対象の他の入力ピンを正確にに抽出する
ことができるという効果がある。
【0056】また、同一グループに属する入力ピンをま
とめて1組のテストパターンに含めることにより、少数
のクロックピンで多数のフリップフロップ及び入力ピン
をグループ化可能な場合はシミュレーション時のテスト
パターン組数を低減でき、かつ短時間で試験することが
できるという効果がある。
とめて1組のテストパターンに含めることにより、少数
のクロックピンで多数のフリップフロップ及び入力ピン
をグループ化可能な場合はシミュレーション時のテスト
パターン組数を低減でき、かつ短時間で試験することが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明のシミュレーション装置の一実施の形態
を示すブロック図である。
を示すブロック図である。
【図2】本実施の形態のシミュレーション装置及びその
方法の被試験回路の一例を示す回路図及びその対応する
テストベクタを示すタイムチャートである。
方法の被試験回路の一例を示す回路図及びその対応する
テストベクタを示すタイムチャートである。
【図3】本実施の形態のシミュレーション方法における
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
【図4】図3の出力方向回路探索ステップの詳細処理手
順を示すフローチャートである。
順を示すフローチャートである。
【図5】図3の入力方向回路探索ステップの詳細処理手
順を示すフローチャートである。
順を示すフローチャートである。
【図6】図3のベクタ生成ステップの詳細処理手順を示
すフローチャートである。
すフローチャートである。
【図7】本実施の形態のシミュレーション方法における
テストパターンの一例を示すタイムチャートである。
テストパターンの一例を示すタイムチャートである。
【図8】従来のシミュレーション方法の被試験回路の一
例を示す回路図及びその対応するテストベクタを示すタ
イムチャートである。
例を示す回路図及びその対応するテストベクタを示すタ
イムチャートである。
【図9】従来の第1,第2及び第3のシミュレーション
方法におけるそれぞれのテストパターンの一例を示すタ
イムチャートである。
方法におけるそれぞれのテストパターンの一例を示すタ
イムチャートである。
1 シミュレーション装置 2 外部ピン情報 3 テストベクタデータ 4 回路データ 5 フリップフロップ情報 6 結果 11 出力方向回路探索手段 12 入力方向回路探索手段 13 ベクタ生成手段 14 シミュレータ F1〜F7,F101 フリップフロップ G1〜G4,G101 論理回路 T1〜T9 入力ピン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 G01R 31/28 JICSTファイル(JOIS)
Claims (3)
- 【請求項1】 フリップフロップ回路を含む論理回路の
回路検証を行うシミュレーション装置において、 被試験回路の回路情報に基づきクロックの入力端子であ
る第1の入力端子の各々にフリップフロップのクロック
入力端である第1のフリップフロップ入力端が接続して
いるフリップフロップ回路を探索し全ての前記フリップ
フロップ回路を前記第1の入力端子毎にそれぞれグルー
プ化し少なくとも1つのグループ化フリップフロップ回
路の情報から成るグループ化フリップフロップ情報を出
力する出力方向回路探索手段と、 前記グループ化フリップフロップ情報を格納するフリッ
プフロップ情報格納手段と、 前記グループ化フリップフロップ情報の前記グループ化
フリップフロップ回路のうち任意のフリップフロップ回
路を選択フリップフロップ回路として選択し前記選択フ
リップフロップ回路の前記第1の入力端子に接続されな
い第2のフリップフロップ入力端から第2の入力端子方
向に検索し前記第2の入力端子を前記第2のフリップフ
ロップ入力端毎にグループ化して生成した入力端子情報
を外部ピン情報として出力する入力方向回路探索手段
と、 前記外部ピン情報を格納する外部ピン情報格納手段と、 前記外部ピン情報と予め設定したテストパターン情報で
あるテストベクタとを用いテストパターンを生成するベ
クタ生成手段と、 前記テストパターンに基づき回路検証を実行するシミュ
レーション手段とを備えることを特徴とするシミュレー
ション装置。 - 【請求項2】 前記第1のフリップフロップ入力端に入
力する信号がクロック信号であり、前記第2のフリップ
フロップ入力端に入力する信号は予め定めらたデータ信
号であることを特徴とする請求項1記載のシミュレーシ
ョン装置。 - 【請求項3】 フリップフロップ回路を含む論理回路の
回路検証を行うシミュレーション方法において、 被試験回路の回路情報に基づきクロックの入力端子であ
る第1の入力端子の各々にフリップフロップのクロック
入力端である第1のフリップフロップ入力端が接続して
いるフリップフロップ回路を探索し全ての前記フリップ
フロップ回路を前記第1の入力端子毎にそれぞれグルー
プ化し少なくとも1つのグループ化フリップフロップ回
路の情報から成るグループ化フリップフロップ情報を出
力する出力方向回路探索手段ステップと、 前記グループ化フリップフロップ情報の前記グループ化
フリップフロップ回路のうち任意のフリップフロップ回
路を選択フリップフロップ回路として選択し前記選択フ
リップフロップ回路の前記第1の入力端子に接続されな
い第2のフリップフロップ入力端から第2の入力端子方
向に検索し前記第2の入力端子を前記第2のフリップフ
ロップ入力端毎にグループ化して生成した入力端子情報
を外部ピン情報として出力する入力方向回路探索ステッ
プと、 前記外部ピン情報と予め設定したテストパターン情報で
あるテストベクタとを用いテストパターンを生成するベ
クタ生成ステップと、 前記テストパターンに基づき回路検証を実行するシミュ
レーションステップとを含むことを特徴とするシミュレ
ーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9040700A JP3012546B2 (ja) | 1997-02-25 | 1997-02-25 | シミュレーション装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9040700A JP3012546B2 (ja) | 1997-02-25 | 1997-02-25 | シミュレーション装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10240784A JPH10240784A (ja) | 1998-09-11 |
JP3012546B2 true JP3012546B2 (ja) | 2000-02-21 |
Family
ID=12587859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9040700A Expired - Fee Related JP3012546B2 (ja) | 1997-02-25 | 1997-02-25 | シミュレーション装置及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3012546B2 (ja) |
-
1997
- 1997-02-25 JP JP9040700A patent/JP3012546B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10240784A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
JP2001147255A (ja) | 自動テスト装置で、集積回路をテストする方法 | |
CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
US5491639A (en) | Procedure for verifying data-processing systems | |
KR100521289B1 (ko) | 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법 | |
US6052809A (en) | Method for generating test patterns | |
JPS6232511B2 (ja) | ||
CN111553120A (zh) | 一种数字电路局部时钟网络spice网表的生成方法 | |
US5802075A (en) | Distributed test pattern generation | |
KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
Huang et al. | Errortracer: Design error diagnosis based on fault simulation techniques | |
KR100329253B1 (ko) | 스캔테스트장치 | |
JP3012546B2 (ja) | シミュレーション装置及びその方法 | |
WO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
CN113640575A (zh) | 功率估计系统 | |
Krstić et al. | Resynthesis of combinational circuits for path count reduction and for path delay fault testability | |
GB2412444A (en) | Tools and methods for circuit scan test models | |
JPH11203158A (ja) | テスト回路付パイプライン回路およびテスト回路付パイプライン回路をテストするための自動テストパターン生成方法 | |
JPH09269959A (ja) | 経路遅延故障の検査容易化設計方法及び検査系列生成方法 | |
KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
Jone et al. | A tree-structured LFSR synthesis scheme for pseudo-exhaustive testing of VLSI circuits | |
JPH06232735A (ja) | 同期ディジタル電子回路の設計方法 | |
JPH06148293A (ja) | 論理回路テスト回路 | |
JPH07181236A (ja) | 検査系列生成方法及び検査系列生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
LAPS | Cancellation because of no payment of annual fees |