CN111553120A - 一种数字电路局部时钟网络spice网表的生成方法 - Google Patents

一种数字电路局部时钟网络spice网表的生成方法 Download PDF

Info

Publication number
CN111553120A
CN111553120A CN202010396905.0A CN202010396905A CN111553120A CN 111553120 A CN111553120 A CN 111553120A CN 202010396905 A CN202010396905 A CN 202010396905A CN 111553120 A CN111553120 A CN 111553120A
Authority
CN
China
Prior art keywords
nodes
generating
digital circuit
local clock
clock network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010396905.0A
Other languages
English (en)
Inventor
杨自锋
陈彬
郭超
杨晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Empyrean Software Co Ltd
Original Assignee
Huada Empyrean Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Empyrean Software Co Ltd filed Critical Huada Empyrean Software Co Ltd
Priority to CN202010396905.0A priority Critical patent/CN111553120A/zh
Publication of CN111553120A publication Critical patent/CN111553120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种数字电路局部时钟网络SPICE网表的生成方法，包括以下步骤：1）从根节点到指定叶节点进行遍历，标记该路径上的节点为合法节点；2）回溯非指定叶节点至所述合法节点的子节点，并移除冗余节点；3）处理寄生参数信息，将与待移除节点的耦合电容转化为对地电容。本发明的数字电路局部时钟网络SPICE网表的生成方法，大大提升了仿真精度以及缩短了仿真时间，极大地提高了对时钟结构极其复杂的芯片做SPICE仿真的可行性。

Description

一种数字电路局部时钟网络SPICE网表的生成方法
技术领域
本发明涉及EDA设计技术领域，特别是涉及一种数字电路局部时钟网络SPICE网表的生成方法。
背景技术
在数字电路设计中，时钟网络的时序质量如延时偏差、各个节点信号占空比等对后期整个设计的时序收敛有很重要的影响。数字电路设计的后端流程首先对时钟树进行综合，之后整体做布局布线进而进行时序优化和检查。时钟树综合阶段通常对逻辑门级数，总的延时以及延时偏差进行约束，布局布线工具在设定的约束下完成时钟树的综合工作，然后进行下一步的布局布线工作。但在时钟树综合阶段，一般来说不会使用STA（静态时序分析）工具检查时序，因为数据路径上尚未完成布局布线以及只有部分寄生参数信息，所以仅通过布局布线工具难以准确评估时钟网络的时序质量。
针对上述情况，使用SPICE进行仿真是一种比较合适的方案。在实际设计中，整个芯片的时钟结构是极其复杂的，全部进行SPICE仿真并不现实。通常会选出来一部分时钟电路结构进行仿真和分析。这部分电路可以是一个时钟的mesh结构或者一个树结构，其中不包含复杂的逻辑单元如异或门和分频器件，但是可以有时钟门控单元、多路选择器和其它时序逻辑可以确定的组合单元如与门，或门等。
通过设计网表（.v）的连接关系以及标准单元库文件中相应管脚的时序边关系可以提取出具有时序传递关系的连接图， 再结合寄生参数信息文件产生出SPICE网表进行仿真。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种数字电路局部时钟网络SPICE网表的生成方法，能够在仿真精度和仿真时间方面都有比较好的表现，极大地提高了用来做SPICE仿真的可行性。
为实现上述目的，本发明提供的一种数字电路局部时钟网络SPICE网表的生成方法，包括以下步骤：
1）从根节点到指定叶节点进行遍历，标记该路径上的节点为合法节点；
2）回溯非指定叶节点至所述合法节点的子节点，并移除冗余节点；
3）处理寄生参数信息，将移除节点的耦合电容转化为对地电容。
进一步地，在所述步骤1）之前，还包括，
读入设计文件，根据时序信息和所述设计文件的连接关系建立时序连接图；
深度遍历所述连接图得到所述根节点到所有叶节点的路径。
进一步地，所述设计文件包括网表.v，标准单元时序库文件.lib，寄生参数文件.spef。
进一步地，所述步骤2）进一步包括，保留回溯过程中与所述合法节点相连接的一级冗余节点的信息。
更进一步地，包括，当电路中存在多路选择器或门控时钟单元时，将其控制管脚设为正确的偏置值。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
为实现上述目的，本发明还提供一种数字电路局部时钟网络SPICE网表的生成设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
本发明的一种数字电路局部时钟网络SPICE网表的生成方法，具有以下有益效果：
1）将不在根节点到指定叶节点路径上的中间节点删除，保留分支节点后一级的负载信息，能够在不损失精度的同时提高仿真效率。
2）在写线网上的寄生参数数据时，将不在该电路结构上的耦合电容转变为对地电容，针对设计规模庞大的数字电路所产生的SPICE网表在仿真精度和仿真速度方面都有比较好的表现，极大地提高了用来做SPICE仿真的可行性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的数字电路局部时钟网络SPICE网表的生成方法流程图；
图2为根据本发明的数字电路局部时钟网络SPICE网表的生成方法实施例一去除冗余电路示意图；
图3为根据本发明的数字电路局部时钟网络SPICE网表的生成方法实施例一转化耦合电容示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的数字电路局部时钟网络SPICE网表的生成方法流程图，下面将参考图1，对本发明的数字电路局部时钟网络SPICE网表的生成方法进行详细描述。
首先，在步骤101，读入设计文件，根据标准单元的时序信息和设计文件的连接关系在内部建立时序连接图。
优选地，设计文件包括网表.v，标准单元时序库文件.lib，寄生参数文件.spef。
在步骤102，根据指定的起点和终点得到相关电路并写出spice网表。该步骤中，提取出局部时钟网络电路和处理相关的寄生参数信息。
优选地，从根节点进行深度优先遍历，直到指定的叶节点停止，同时对相关路径上所有节点进行标记。
优选地，对非指定的叶节点进行回溯，直到标记的节点的子节点，把这些冗余节点移除（但需要保留回溯过程中最后一个冗余节点信息）。
优选地，线网上的电阻和电容值从寄生参数文件中得到。
在步骤103，处理线网上的寄生参数信息，把与不在当前结构节点的耦合电容转化为对地电容。该步骤中，需要把冗余电路的去掉和将耦合电容进行转换。
优选地，当电路中存在多路选择器或者门控时钟单元时，需要将其控制管脚设置为正确的偏置值。该步骤中，以二路选择器为例，假设两个输入管脚为A，B，输出为Y，控制管脚为S，Y的功能表达式为Y=
Figure DEST_PATH_IMAGE001
。因此，对于A到Y的时序路径，应当将S设置为1，反之则应将S设置为0。
下面结合一具体实施例对本发明的数字电路局部时钟网络SPICE网表的生成方法做进一步的说明。
图2为根据本发明的数字电路局部时钟网络SPICE网表的生成方法实施例一去除冗余电路示意图，如图2所示，在遍历根节点到叶节点所有路径时，需要做两个处理：首先进行深度优先遍历得到根节点到叶节点的所有路径，把根节点到指定的叶节点之间的所有路径做标记设置为合法路径，之后对不在指定范围内的叶节点进行回溯直到遇到合法的路径节点，将此种路径上的节点移除。这里有要注意的一个细节：为了保证仿真精度，需要多保留一级冗余节点的信息。以图2为例，从根节点1出发，指定叶节点为6和7，合法路径为1->2->3->6和1->2->4->7。1->2->5->8则为冗余路径，需要移除，但是不能切断2->5的连接，因为节点5的电容对节点2的负载有影响，因此只需断开5->8的连接而保留节点5。
图2显示的结构比较简单，只是为了说明基本原理，而实际电路会比较复杂。不失一般性，处理方式可表述为：从根节点出发，对其子节点递归处理直到叶节点，最后逐级回溯做标记。假设当前待处理的节点为V，其子节点集合为Vc，判断每一个节点N：N∈Vc，如果全是冗余节点，把节点V标记为冗余节点。在判断每一个子节点时进行递归处理，最后将冗余节点移除（只保留一级冗余节点）。
图3为根据本发明的数字电路局部时钟网络SPICE网表的生成方法实施例一转化耦合电容示意图，除了处理电路连接的问题，还需要考虑边界处耦合电容的情况。如图3所示，假设RC网络上的节点1，2，4，5，6都在当前电路结构上，3是冗余节点需要剔除，那么节点2与节点3之间的耦合电容要转化为节点2对地的电容。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的数字电路局部时钟网络SPICE网表的生成方法的步骤。
本发明的一个实施例中，还提供一种数字电路局部时钟网络SPICE网表的生成设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的数字电路局部时钟网络SPICE网表的生成方法的步骤。
本发明提出了一种数字电路局部时钟网络SPICE网表的生成方法，在目前的数字SOC设计中，产生局部时钟电路的SPICE网表关键点在于理清电路结构以及写出完整而合理的线网寄生参数信息。从根节点出发，递归遍历其各个子节点直到所有叶节点得到一个完整的结构，就该结构进行仿真从精度上看是没有问题的，但是仿真的时间会很长。本申请从根节点进行深度优先遍历到所有叶节点，根据指定的叶子节点对原始结构进行简化、去除冗余，将部分耦合电容转化为对地电容，最后得到SPICE网表。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种数字电路局部时钟网络SPICE网表的生成方法，其特征在于，包括以下步骤，
1）从根节点到指定叶节点进行遍历，标记该路径上的节点为合法节点；
2）回溯非指定叶节点至所述合法节点的子节点，并移除冗余节点；
3）处理寄生参数信息，将与待移除节点的耦合电容转化为对地电容。
2.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法，其特征在于，在所述步骤1）之前，还包括，
读入设计文件，根据时序信息和所述设计文件的连接关系建立时序连接图；
深度遍历所述连接图得到所述根节点到所有叶节点的路径。
3.根据权利要求2所述的数字电路局部时钟网络SPICE网表的生成方法，其特征在于，所述设计文件包括网表.v，标准单元时序库文件.lib，寄生参数文件.spef。
4.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法，其特征在于，所述步骤2）进一步包括，保留回溯过程中与所述合法节点相连接的一级冗余节点的信息。
5.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法，其特征在于，进一步包括，当电路中存在多路选择器或门控时钟单元时，将其控制管脚设为正确的偏置值。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至5任一项所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
7.一种数字电路局部时钟网络SPICE网表的生成设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
CN202010396905.0A 2020-05-12 2020-05-12 一种数字电路局部时钟网络spice网表的生成方法 Pending CN111553120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010396905.0A CN111553120A (zh) 2020-05-12 2020-05-12 一种数字电路局部时钟网络spice网表的生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010396905.0A CN111553120A (zh) 2020-05-12 2020-05-12 一种数字电路局部时钟网络spice网表的生成方法

Publications (1)

Publication Number Publication Date
CN111553120A true CN111553120A (zh) 2020-08-18

Family

ID=72006239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010396905.0A Pending CN111553120A (zh) 2020-05-12 2020-05-12 一种数字电路局部时钟网络spice网表的生成方法

Country Status (1)

Country Link
CN (1) CN111553120A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112801196A (zh) * 2021-02-04 2021-05-14 北京华大九天科技股份有限公司 一种存储器电路中存储单元的识别方法
CN113111615A (zh) * 2021-03-31 2021-07-13 中国人民解放军战略支援部队信息工程大学 SoC芯片时钟功能验证方法及系统
WO2022077780A1 (zh) * 2020-10-14 2022-04-21 北京百瑞互联技术有限公司 一种集成电路的时钟网络抽取方法、装置及其存储介质
CN115842615A (zh) * 2023-02-24 2023-03-24 湖南泛联新安信息科技有限公司 一种基于rtl网表的时钟网络提取方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065965A1 (en) * 2001-09-28 2003-04-03 Alexander Korobkov Circuit reduction technique for improving clock net analysis performance
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN103207941A (zh) * 2013-04-27 2013-07-17 清华大学 集成电路供电网络全参数模型下瞬态分析方法及系统
US20160078154A1 (en) * 2014-09-17 2016-03-17 Realtek Semiconductor Corp. Digital circuit design method and associated computer program product
CN107844678A (zh) * 2017-12-21 2018-03-27 北京华大九天软件有限公司 包含IP/Memory时序路径的spice仿真方法
CN109657383A (zh) * 2018-12-26 2019-04-19 北京华大九天软件有限公司 一种时序路径的spice仿真方法
CN110471522A (zh) * 2019-06-28 2019-11-19 杭州宙其科技有限公司 一种利用牵连关系图优化静态功耗的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065965A1 (en) * 2001-09-28 2003-04-03 Alexander Korobkov Circuit reduction technique for improving clock net analysis performance
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN103207941A (zh) * 2013-04-27 2013-07-17 清华大学 集成电路供电网络全参数模型下瞬态分析方法及系统
US20160078154A1 (en) * 2014-09-17 2016-03-17 Realtek Semiconductor Corp. Digital circuit design method and associated computer program product
CN107844678A (zh) * 2017-12-21 2018-03-27 北京华大九天软件有限公司 包含IP/Memory时序路径的spice仿真方法
CN109657383A (zh) * 2018-12-26 2019-04-19 北京华大九天软件有限公司 一种时序路径的spice仿真方法
CN110471522A (zh) * 2019-06-28 2019-11-19 杭州宙其科技有限公司 一种利用牵连关系图优化静态功耗的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022077780A1 (zh) * 2020-10-14 2022-04-21 北京百瑞互联技术有限公司 一种集成电路的时钟网络抽取方法、装置及其存储介质
CN112801196A (zh) * 2021-02-04 2021-05-14 北京华大九天科技股份有限公司 一种存储器电路中存储单元的识别方法
CN113111615A (zh) * 2021-03-31 2021-07-13 中国人民解放军战略支援部队信息工程大学 SoC芯片时钟功能验证方法及系统
CN115842615A (zh) * 2023-02-24 2023-03-24 湖南泛联新安信息科技有限公司 一种基于rtl网表的时钟网络提取方法
CN115842615B (zh) * 2023-02-24 2023-05-09 湖南泛联新安信息科技有限公司 一种基于rtl网表的时钟网络提取方法

Similar Documents

Publication Publication Date Title
CN111553120A (zh) 一种数字电路局部时钟网络spice网表的生成方法
US4263651A (en) Method for determining the characteristics of a logic block graph diagram to provide an indication of path delays between the blocks
JPH11353357A (ja) 再コンフュギュレ―ション可能なハ―ドウェアの評価装置及び評価方法
US4922445A (en) Logic circuit simulation method
CN112069763B (zh) 修正电路的方法
US8522182B2 (en) Generation of an end point report for a timing simulation of an integrated circuit
KR100521289B1 (ko) 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, ｌｓｉ의 설계 방법, 및게이트 추출 방법
CN107844678B (zh) 包含IP/Memory时序路径的spice仿真方法
US7380228B2 (en) Method of associating timing violations with critical structures in an integrated circuit design
JP4405599B2 (ja) 集積回路設計用の設計シェルの生成及び使用方法
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
CN111624475B (zh) 大规模集成电路的测试方法及系统
US7512923B2 (en) Automatic estimation method, apparatus, and recording medium
CN117521574A (zh) 基于模块化策略的中间表示层扫描链插入方法及系统
US11022998B2 (en) Optimally driving non-uniform clock mesh loads
JP7353699B2 (ja) 人工知能に基づく回路設計方法及び実装システム
US20220327269A1 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
CN112861455B (zh) Fpga建模验证系统及方法
CN113919256A (zh) 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置
CN114091391A (zh) 芯片验证方法、装置、设备和存储介质
US6912473B2 (en) Method for verifying cross-sections
CN111353264A (zh) Xdl电路网表的前向电路图构建方法
CN116431582B (zh) 一种自动化扩展硬件设计电路资源的方法
CN115983171B (zh) 用于对片上系统进行后仿真的方法和仿真平台
CN109740249B (zh) 一种mux树逻辑结构优化方法、模块及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Yang Zifeng

Inventor after: Dong Senhua

Inventor after: Chen Bin

Inventor after: Guo Chao

Inventor after: Yang Xiaodong

Inventor before: Yang Zifeng

Inventor before: Chen Bin

Inventor before: Guo Chao

Inventor before: Yang Xiaodong

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Applicant after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Applicant before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818