CN114091391A - 芯片验证方法、装置、设备和存储介质 - Google Patents

芯片验证方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN114091391A
CN114091391A CN202111420986.4A CN202111420986A CN114091391A CN 114091391 A CN114091391 A CN 114091391A CN 202111420986 A CN202111420986 A CN 202111420986A CN 114091391 A CN114091391 A CN 114091391A
Authority
CN
China
Prior art keywords
verification
configuration information
file
chip
management network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111420986.4A
Other languages
English (en)
Inventor
王聪
牛萍
李钊
谢莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202111420986.4A priority Critical patent/CN114091391A/zh
Publication of CN114091391A publication Critical patent/CN114091391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/02System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种芯片验证方法、装置、设备和存储介质,该方法包括:获取待测的芯片系统管理网络的配置文件;从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件;在所述验证环境中引用所述验证文件进行仿真验证,生成所述芯片系统管理网络的验证结果信息。本申请可以加速芯片系统管理网络验证环境的搭建与后期迭代,极大地提高了芯片系统管理网络的验证效率。

Description

芯片验证方法、装置、设备和存储介质
技术领域
本申请涉及芯片测试技术领域,具体而言,涉及一种芯片验证方法、装置、设备和存储介质。
背景技术
SOC(System on Chip,系统级芯片),是由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品,其中包含完整的硬件系统及其承载的嵌入式软件。芯片验证,就是采用相应的验证语言,验证工具,验证方法,在芯片生产之前验证芯片设计是否符合芯片定义的需求规格,是否已经完全释放了风险,发现并更正了所有的缺陷。
随着集成电路技术得快速发展,芯片得设计方案变得越来越复杂。为了满足更复杂的功能需求,SOC芯片集成化程度非常高。而芯片系统管理网络,作为在各个芯片模块之间传输控制信息的网络,也随着集成模块的快速增多变得非常庞大。这也对系统管理网络的验证环境的快速搭建与迭代维护提出了更高的要求。
以现有的系统管理网络验证环境来说,系统中的芯片模块越来越多,各模块间控制信号的数据通路数量也会越来越庞大。对于系统控制网络的验证需要验证人员手动搭建,配置相应的验证环境,完成信号传输各个节点的数据监控比较。如果系统有新增加的模块或者路由节点,则需人工增加验证模块来适应新的验证需求。当芯片规模很大时,再考虑前期设计经常会更改,需要频繁修改各数据通路的信息,如果人工修改迭代验证环境相应的配置,可能一次更改就需要数天乃至一周的时间才能完成,效率极低,远远无法满足现在复杂芯片系统的验证需求。
发明内容
本申请实施例的目的在于提供一种芯片验证方法、装置、设备和存储介质,可以加速芯片系统管理网络验证环境的搭建与后期迭代,极大地提高了芯片系统管理网络的验证效率。
本申请实施例第一方面提供了一种芯片验证方法,包括:获取待测的芯片系统管理网络的配置文件;从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件;在所述验证环境中引用所述验证文件进行仿真验证,生成所述芯片系统管理网络的验证结果信息。
于一实施例中,所述芯片系统管理网络包括:多个接口节点和多个路由节点。
于一实施例中,所述从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件,包括:从所述配置文件中提取所述芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息;根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件。
于一实施例中,所述接口配置信息包括:每个所述接口节点的输入缓存区的大小和输出缓存区的大小。
于一实施例中,所述路由配置信息包括:每个所述路由节点各端口的带宽信息和广播信息。
于一实施例中,所述数据通路配置信息包括:每条数据通路的目的接口节点信息以及到达所述目的接口节点所要经由的路由节点信息。
于一实施例中,所述根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件,包括:根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,分别生成所述多个接口节点、所述多个路由节点以及每个数据通路的检查函数;将所述检查函数、所述接口配置信息、所述路由配置信息和所述数据通路配置信息写入所述验证环境的相应文件中,生成所述芯片系统管理网络的所述验证文件。
于一实施例中,还包括:在接收到所述芯片系统管理网络更新后的配置文件时,根据所述更新后的配置文件,更新适用于所述验证环境的验证文件。
本申请实施例第二方面提供了一种芯片验证装置,包括:文件获取模块,用于获取待测的芯片系统管理网络的配置文件;文件生成模块,用于从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件;仿真模块,用于在所述验证环境中引用所述验证文件进行仿真验证,生成所述芯片系统管理网络的验证结果信息。
于一实施例中,所述芯片系统管理网络包括:多个接口节点和多个路由节点。
于一实施例中,所述文件生成模块用于:从所述配置文件中提取所述芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息;根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件。
于一实施例中,所述接口配置信息包括:每个所述接口节点的输入缓存区的大小和输出缓存区的大小。
于一实施例中,所述路由配置信息包括:每个所述路由节点各端口的带宽信息和广播信息。
于一实施例中,所述数据通路配置信息包括:每条数据通路的目的接口节点信息以及到达所述目的接口节点所要经由的路由节点信息。
于一实施例中,所述文件生成模块用于:根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,分别生成所述多个接口节点、所述多个路由节点以及每个数据通路的检查函数;将所述检查函数、所述接口配置信息、所述路由配置信息和所述数据通路配置信息写入所述验证环境的相应文件中,生成所述芯片系统管理网络的所述验证文件。
于一实施例中,还包括:更新模块,用于在接收到所述芯片系统管理网络更新后的配置文件时,根据所述更新后的配置文件,更新适用于所述验证环境的验证文件。
本申请实施例第三方面提供了一种电子设备,包括:存储器,用以存储计算机程序;处理器,用以执行所述计算机程序,以实现本申请实施例第一方面及其任一实施例的方法。
本申请实施例第四方面提供了一种非暂态电子设备可读存储介质,包括:程序,当其藉由电子设备运行时,使得所述电子设备执行本申请实施例第一方面及其任一实施例的方法。
本申请提供的芯片验证方法、装置、设备和存储介质,首先获取设计人员提供的包含系统管理网络所有的配置信息文件,然后通过脚本自动提取出配置信息,并生成验证环境所需格式的验证文件,再将上述生成的验证文件集成到验证环境中,即可在所述验证环境中引用所述验证文件进行仿真验证。如此减少验证流程的人工干预,极大地缩减了验证周期,从而加速芯片系统管理网络验证环境的搭建与迭代,提高了验证效率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的电子设备的示意图;
图2为本申请一实施例的芯片系统管理网络的示意图;
图3为本申请一实施例的芯片验证方法的流程示意图;
图4A为本申请一实施例的芯片验证方法的流程示意图;
图4B为本申请一实施例的python脚本的示意图;
图5为本申请一实施例的芯片验证装置的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了清楚的描述本实施例的方案,现将涉及的名词定义如下:
SOC:System-on-a-Chip,SoC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。
Python:由荷兰数学和计算机科学研究学会的Guido van Rossum于1990年代初设计的计算机语言,具有很强的简洁性、易读性以及可扩展性,可以使用C或C++扩展新的功能和数据类型。
UVM:Universal Verification Methodology,通用验证方法学,以SystemVerilog类库为主体的验证平台开发框架,验证工程师可以利用其可重用组件构建具有标准化层次结构和接口功能的验证环境。
System Management Network:芯片的系统管理网络,用于对芯片模块之间的数据通路进行控制的架构。
如图1所示,本实施例提供一种电子设备1,包括:至少一个处理器11和存储器12,图1中以一个处理器为例。处理器11和存储器12通过总线10连接。存储器12存储有可被处理器11执行的指令,指令被处理器11执行,以使电子设备1可执行下述的实施例中方法的全部或部分流程,以加速芯片系统管理网络验证环境的搭建与后期迭代,提高芯片系统管理网络的验证效率。
于一实施例中,电子设备1可以是支持运行仿真程序的手持设备、笔记本电脑、台式计算机或者多个计算机组成的大型运算系统。
随着集成电路技术得快速发展,芯片得设计方案变得越来越复杂。为了满足更复杂的功能需求,SOC芯片集成化程度非常高。而芯片系统管理网络,作为在各个芯片模块之间传输控制信息的网络,也随着集成模块的快速增多变得非常庞大。这也对系统管理网络的验证环境的快速搭建与迭代维护提出了更高的要求。以现有的系统管理网络验证环境来说,系统中的芯片模块越来越多,各模块间控制信号的数据通路数量也会越来越庞大。
请参看图2,其为本申请一实施例的一种芯片系统管理网络的应用场景示意图,芯片系统管理网络中可以包括多个接口节点和多个路由节点,每个接口节点均包含有输入节点和输出节点。
实际使用中,假如一颗芯片有60个芯片模块,各个芯片模块间都有双向的控制信号通信需求,则全排列总共有3600条数据通路。而一条完整的数据通路首先需要各个芯片模块通过接口节点接入芯片系统管理网络,然后经过多个路由节点的路由到达想要访问的其他接口节点,从而访问其他的芯片模块。那么一条数据通路就需要对两端的接口节点以及多个中间路由节点进行设置,分别配置好各个节点的地址路由、带宽分配等信息。如果再考虑所有的3600条数据通路,那么所需要的配置信息需要数万到十几万不等。
当前对于芯片系统控制网络的验证,往往需要验证人员手动搭建、配置相应的验证环境,完成数据通路传输各个节点的数据监控比较。如果芯片系统新增加的芯片模块或者路由节点,则需人工增加验证模块来适应新的验证需求。以上述芯片规模(60个芯片模块)为例,再考虑前期设计经常会更改,需要频繁修改各数据通路的信息,如果人工修改迭代验证环境相应的配置,可能一次更改就需要数天乃至一周的时间才能完成,效率极低,远远无法满足现在复杂芯片系统的验证需求。
请参看图3,其为本申请一实施例的芯片验证方法,该方法可由图1所示的电子设备1来执行,并可以应用于对上述图2中的芯片系统管理网络的验证场景中,以加速芯片系统管理网络验证环境的搭建与后期迭代,提高芯片系统管理网络的验证效率。该方法包括如下步骤:
步骤301:获取待测的芯片系统管理网络的配置文件。
在本步骤中,一颗芯片往往包括多个可以实现独立功能的芯片模块,各个芯片模块之间通过建立数据通路来完成相应的芯片功能。芯片系统管理网络就是用于对各个芯片模块之间的数据传输进行控制的网络架构,其功能的完备性决定了芯片的整体质量。因此,在芯片验证时,也需要对芯片系统管理网络进行验证。芯片系统管理网络一般会包含多个接口节点和多个路由节点。各个芯片模块正是通过接入芯片系统管理网络来完成相应的数据通路功能。芯片系统管理网络的配置文件可以是包含每一条数据通路的配置信息的文件,可以由芯片设计人员录入来获取,也可以从相应的数据库中读取配置文件。
步骤302:从配置文件中提取芯片系统管理网络的配置信息,并根据配置信息生成适用于验证环境的验证文件。
在本步骤中,配置文件可以使用json格式文件,也可以是其他格式的文件,此处不做限制。以json格式的配置文件为例,可以编写python脚本,利用脚本自动从配置文件中提取出芯片系统管理网络的配置信息,并将配置信息转换成验证环境需要的格式,此处验证环境可以是基于UVM平台的验证环境,那么转换后的验证文件可以是SV(System Verilog)格式文件。
步骤303:在验证环境中引用验证文件进行仿真验证,生成芯片系统管理网络的验证结果信息。
在本步骤中,可以将上述SV格式的验证文件集成到基于UVM平台的验证环境中,即可得到针对芯片系统管理网络的目标验证环境。然后,在该目标验证环境中引用验证文件进行仿真验证,生成芯片系统管理网络的验证结果信息。如此整个环境搭建和验证过程自动完成,提高了芯片验证效率。
上述芯片验证方法,首先获取设计人员提供的包含系统管理网络所有的配置信息文件,然后通过脚本自动提取出配置信息,并生成验证环境所需格式的验证文件,再将上述生成的验证文件集成到验证环境中,即可在验证环境中引用验证文件进行仿真验证。如此减少验证流程的人工干预,极大地缩减了验证周期,从而加速芯片系统管理网络验证环境的搭建与迭代,提高了验证效率。
请参看图4A,其为本申请一实施例的芯片验证方法,该方法可由图1所示的电子设备1来执行,并可以应用于对上述图2中的芯片系统管理网络的验证场景中,以加速芯片系统管理网络验证环境的搭建与后期迭代,提高芯片系统管理网络的验证效率。该方法包括如下步骤:
步骤401:获取待测的芯片系统管理网络的配置文件。详细参见上述实施例中对步骤301的描述。
步骤402:从配置文件中提取芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息。
在本步骤中,配置文件中包含系统管理网络所有的配置信息文件,比如包括各接口节点、路由节点以及数据通路的完整路由信息。可以通过python脚本从配置文件中提取出片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息。
于一实施例中,接口配置信息包含但不限于:每个接口节点的输入缓存区的大小和输出缓存区的大小。
于一实施例中,路由配置信息包含但不限于:每个路由节点各端口的带宽信息和广播信息。
于一实施例中,数据通路配置信息包含但不限于:每条数据通路的目的接口节点信息以及到达目的接口节点所要经由的路由节点信息。
以图2所示的芯片包括60个芯片模块,共有3600条数据通路为例,共生成了配置信息十万行。具体的配置信息包括接口节点配置信息,例如输入输出缓冲区的大小。路由节点配置信息,主要包括路由节点各端口带宽信息以及广播信息等。完整数据通路配置信息,主要包括所有数据通路完整的路由表,例如去往目的接口节点需要经过哪些路由节点,以及各个路由节点分别走哪个端口等信息。
步骤403:根据接口配置信息、路由配置信息和数据通路配置信息,生成适用于验证环境的验证文件。
在本步骤中,可以采用python脚本自动将提取的相关配置信息转换成基于UVM平台的验证环境所需格式的验证文件,比如转换成SV格式的验证文件。
如图4B所示,比如上述python脚本具体可以包括:处理接口节点配置信息模块201、处理路由节点配置信息模块202和处理完整路由通路配置信息模块203,其中,各模块具体作用如下:
(1)处理接口节点配置信息模块201
用于提取接口节点的所有配置信息,并生成验证环境所需要格式的验证文件。
(2)处理路由节点配置信息模块202
用于提取路由节点的所有配置信息,并生成验证环境所需要格式的验证文件。
(3)处理完整路由通路配置信息模块203
用于提取所有数据通路所需要的经过的接口节点、路由节点以及各节点之间的路由关系,上述信息构成所有数据通路完整的路由表,并将路由表转换成适用于验证环境的验证文件。
于一实施例中,步骤403可以包括:根据接口配置信息、路由配置信息和数据通路配置信息,分别生成多个接口节点、多个路由节点以及每个数据通路的检查函数。将检查函数、接口配置信息、路由配置信息和数据通路配置信息写入验证环境的相应文件中,生成芯片系统管理网络的验证文件。
在本步骤中,每种功能的验证都需要相应的检查函数,用于检查各功能是否符合预期,此处依然可以通过python脚本生成相应的检查函数。如图4B所示,python脚本还可以包括生成相应检查函数模块204,用于根据系统管理网络的配置信息生成验证环境对上述所有节点以及数据通路的检查函数,从而实现对不同节点以及通路不同的检查方法。检查函数的具体工作过程可以为:提取系统管理网络仿真结果中各节点信号的实际值,并将实际值与配置信息中的期望值进行比对,从而进行相应功能的检查。
配置信息和检查函数准备好之后,将上述生成的配置信息和检查函数写入适用于验证环境的格式文件中,即可得到芯片系统管理网络的验证文件。比如将上述格式为json的配置文件中得配置信息和检查函数,写入SV格式文件中,最终生成SV格式的验证文件,该验证文件即可在基于UVM平台的验证环境中调用。从而加速系统管理网络验证环境的搭建与后期维护。
步骤404:在验证环境中引用验证文件进行仿真验证,生成芯片系统管理网络的验证结果信息。
在本步骤中,可以将上述SV格式的验证文件集成到基于UVM平台的验证环境中,即可得到针对芯片系统管理网络的目标验证环境。然后,在该目标验证环境中引用验证文件进行编译以及仿真验证,生成芯片系统管理网络的验证结果信息。验证结果信息中可以包含各个检查函数的检查结果,即各个节点功能仿真出的实际值与期望值的对比结果。如此整个环境搭建和验证过程自动完成,提高了芯片验证效率。
于一实施例中,在实际场景中,若遇到仿真失败、并且是提取配置信息错误时,可以通过修改上述python脚本,重新提取配置文件中的配置信息,并生成验证文件,即重复上述步骤402至步骤404,再次进行仿真,直到仿真成功。修改python脚本需要十几分钟到几十分钟左右,但几次迭代脚本稳定后,则不需要再修改python脚本,可以直接用该python脚本重新生成验证文件,而生成过程只需要几秒钟,相较于人工修改需要数天乃至一周的时间,极大地提高了验证环境搭建与迭代的效率。
于一实施例中,在步骤404之后,该方法还可以包括:
步骤405:在接收到芯片系统管理网络更新后的配置文件时,根据更新后的配置文件,更新适用于验证环境的验证文件。
在本步骤中,若设计人员修改了芯片系统管理网络的配置文件中的信息,也就是对配置文件进行了更新,更新后的芯片系统管理网络依然需要进行功能级的仿真验证。此时可以通过稳定的python脚本,重新对更新后的配置文件进行配置信息提取,并生成更新后的适用于验证环境的验证文件,也就是重复上述步骤402至步骤404的内容,再次基于更新后的配置文件对芯片系统管理网络进行仿真验证,并得到更新后的验证结果信息,以供设计人员参考。
上述芯片验证方法,通过python脚本提取芯片系统管理网络所有的配置信息,并生成验证环境相应的验证文件,再将上述生成的配置信息集成到验证环境中。实现了加速搭建芯片系统管理网络验证环境。相应的,如果某个芯片模块需要大量的配置信息且格式近似,也可以通过该种方法来提取配置信息,并生成验证环境所要求的格式文件,从而实现验证环境的快速搭建与迭代。相较于现有技术中人工修改验证环境相应的配置,可能一次更改就需要数天乃至一周的时间才能完成,该方法可以将该过程缩短到几秒钟,极大的降低了人工出错概率,提高了验证的准确度。并且对于后期项目继承修改,使验证环境有更好的兼容性和继承性。从而极大地加速了系统管理网络验证环境的搭建与维护。
请参看图5,其为本申请一实施例的芯片验证装置500,该装置可应用于图1所示的电子设备1,并可以应用于对上述图2中的芯片系统管理网络的验证场景中,以加速芯片系统管理网络验证环境的搭建与后期迭代,提高芯片系统管理网络的验证效率。该装置包括:文件获取模块501、文件生成模块502和仿真模块503,各个模块的原理关系如下:
文件获取模块501,用于获取待测的芯片系统管理网络的配置文件。
文件生成模块502,用于从配置文件中提取芯片系统管理网络的配置信息,并根据配置信息生成适用于验证环境的验证文件。
仿真模块503,用于在验证环境中引用验证文件进行仿真验证,生成芯片系统管理网络的验证结果信息。
于一实施例中,芯片系统管理网络包括:多个接口节点和多个路由节点。
于一实施例中,文件生成模块502用于:从配置文件中提取芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息。根据接口配置信息、路由配置信息和数据通路配置信息,生成适用于验证环境的验证文件。
于一实施例中,接口配置信息包括:每个接口节点的输入缓存区的大小和输出缓存区的大小。
于一实施例中,路由配置信息包括:每个路由节点各端口的带宽信息和广播信息。
于一实施例中,数据通路配置信息包括:每条数据通路的目的接口节点信息以及到达目的接口节点所要经由的路由节点信息。
于一实施例中,文件生成模块502用于:根据接口配置信息、路由配置信息和数据通路配置信息,分别生成多个接口节点、多个路由节点以及每个数据通路的检查函数。将检查函数、接口配置信息、路由配置信息和数据通路配置信息写入验证环境的相应文件中,生成芯片系统管理网络的验证文件。
于一实施例中,还包括:更新模块504,用于在接收到芯片系统管理网络更新后的配置文件时,根据更新后的配置文件,更新适用于验证环境的验证文件。
上述芯片验证装置500的详细描述,请参见上述实施例中相关方法步骤的描述。
本发明实施例还提供了一种非暂态电子设备可读存储介质,包括:程序,当其在电子设备上运行时,使得电子设备可执行上述实施例中方法的全部或部分流程。其中,存储介质可为磁盘、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(RandomAccess Memory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等。存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (15)

1.一种芯片验证方法,其特征在于,包括:
获取待测的芯片系统管理网络的配置文件;
从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件;
在所述验证环境中引用所述验证文件进行仿真验证,生成所述芯片系统管理网络的验证结果信息。
2.根据权利要求1所述的芯片验证方法,其特征在于,所述芯片系统管理网络包括:多个接口节点和多个路由节点。
3.根据权利要求2所述的芯片验证方法,其特征在于,所述从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件,包括:
从所述配置文件中提取所述芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息;
根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件。
4.根据权利要求3所述的芯片验证方法,其特征在于,所述接口配置信息包括:每个所述接口节点的输入缓存区的大小和输出缓存区的大小。
5.根据权利要求3所述的芯片验证方法,其特征在于,所述路由配置信息包括:每个所述路由节点各端口的带宽信息和广播信息。
6.根据权利要求3所述的芯片验证方法,其特征在于,所述数据通路配置信息包括:每条数据通路的目的接口节点信息以及到达所述目的接口节点所要经由的路由节点信息。
7.根据权利要求3所述的芯片验证方法,其特征在于,所述根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件,包括:
根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,分别生成所述多个接口节点、所述多个路由节点以及每个数据通路的检查函数;
将所述检查函数、所述接口配置信息、所述路由配置信息和所述数据通路配置信息写入所述验证环境的相应文件中,生成所述芯片系统管理网络的所述验证文件。
8.根据权利要求1所述的芯片验证方法,其特征在于,还包括:
在接收到所述芯片系统管理网络更新后的配置文件时,根据所述更新后的配置文件,更新适用于所述验证环境的验证文件。
9.一种芯片验证装置,其特征在于,包括:
文件获取模块,用于获取待测的芯片系统管理网络的配置文件;
文件生成模块,用于从所述配置文件中提取所述芯片系统管理网络的配置信息,并根据所述配置信息生成适用于验证环境的验证文件;
集成模块,用于将所述验证文件集成到所述验证环境中,得到针对所述芯片系统管理网络的目标验证环境。
10.根据权利要求9所述的芯片验证装置,其特征在于,所述芯片系统管理网络包括:多个接口节点和多个路由节点。
11.根据权利要求10所述的芯片验证装置,其特征在于,所述文件生成模块用于:从所述配置文件中提取所述芯片系统管理网络的接口配置信息、路由配置信息和数据通路配置信息;根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,生成适用于所述验证环境的所述验证文件。
12.根据权利要求11所述的芯片验证装置,其特征在于,所述接口配置信息包括:每个所述接口节点的输入缓存区的大小和输出缓存区的大小;
所述路由配置信息包括:每个所述路由节点各端口的带宽信息和广播信息;
所述数据通路配置信息包括:每条数据通路的目的接口节点信息以及到达所述目的接口节点所要经由的路由节点信息。
13.根据权利要求11所述的芯片验证装置,其特征在于,所述文件生成模块用于:根据所述接口配置信息、所述路由配置信息和所述数据通路配置信息,分别生成所述多个接口节点、所述多个路由节点以及每个数据通路的检查函数;将所述检查函数、所述接口配置信息、所述路由配置信息和所述数据通路配置信息写入所述验证环境的相应文件中,生成所述芯片系统管理网络的所述验证文件。
14.一种电子设备,其特征在于,包括:
存储器,用以存储计算机程序;
处理器,用以执行所述计算机程序,以实现如权利要求1至8中任一项所述的方法。
15.一种非暂态电子设备可读存储介质,其特征在于,包括:程序,当其藉由电子设备运行时,使得所述电子设备执行权利要求1至8中任一项所述的方法。
CN202111420986.4A 2021-11-26 2021-11-26 芯片验证方法、装置、设备和存储介质 Pending CN114091391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111420986.4A CN114091391A (zh) 2021-11-26 2021-11-26 芯片验证方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111420986.4A CN114091391A (zh) 2021-11-26 2021-11-26 芯片验证方法、装置、设备和存储介质

Publications (1)

Publication Number Publication Date
CN114091391A true CN114091391A (zh) 2022-02-25

Family

ID=80304953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111420986.4A Pending CN114091391A (zh) 2021-11-26 2021-11-26 芯片验证方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN114091391A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115934386A (zh) * 2023-02-24 2023-04-07 济南新语软件科技有限公司 一种基于自带通信管道的验证组件的通信仿真方法及平台

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115934386A (zh) * 2023-02-24 2023-04-07 济南新语软件科技有限公司 一种基于自带通信管道的验证组件的通信仿真方法及平台
CN115934386B (zh) * 2023-02-24 2023-05-30 济南新语软件科技有限公司 一种基于自带通信管道的验证组件的通信仿真方法及平台

Similar Documents

Publication Publication Date Title
KR20210047286A (ko) 칩을 검증하는 방법, 장치, 전자 기기, 저장 매체 및 프로그램
EP3185027B1 (en) Information processing method and device and computer storage medium
US10203371B2 (en) Methods and systems for generating functional test patterns for manufacture test
US11893331B2 (en) Device verification method, UVM verification platform, electronic apparatus and storage medium
US9002694B2 (en) Verification of design derived from power intent
US9141501B2 (en) Firmware generated register file for use in hardware validation
CN113835945A (zh) 芯片的测试方法、装置、设备及系统
US9471734B2 (en) System and program product for scalable liveness verification via abstraction refinement
CN114091391A (zh) 芯片验证方法、装置、设备和存储介质
CN112560372B (zh) 一种芯片原型验证方法、装置、设备及介质
US7657851B2 (en) Device, system, and method for correction of integrated circuit design
CN112988578A (zh) 一种自动化测试方法和装置
CN112567375A (zh) 形式验证方法、信息识别方法、设备和存储介质
US11960385B2 (en) Automatic generation of integrated test procedures using system test procedures
CN109582334A (zh) 可编程逻辑器件的升级方法及装置
EP3734491A1 (en) Method, apparatus, device, and medium for implementing simulator
US11182282B2 (en) Executing tests in deterministic order
CN114647568A (zh) 自动化测试方法、装置、电子设备及可读存储介质
CN112231229A (zh) Web UI自动化测试方法、系统、电子设备及可读存储介质
KR20200052129A (ko) 위성명령 절차서 자동 생성 장치 및 방법
US9183331B1 (en) Formalizing IP driver interface
CN115983171B (zh) 用于对片上系统进行后仿真的方法和仿真平台
CN111031015B (zh) 混合协议转换设计的验证方法、装置、设备及存储介质
US11403449B1 (en) Systems and methods for configurable switches for verification IP
CN117313650B (zh) 一种芯片测试验证方法及其应用装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination