KR102314419B1 - 반도체 테스트 패턴 발생 장치 및 방법 - Google Patents

반도체 테스트 패턴 발생 장치 및 방법 Download PDF

Info

Publication number
KR102314419B1
KR102314419B1 KR1020210098797A KR20210098797A KR102314419B1 KR 102314419 B1 KR102314419 B1 KR 102314419B1 KR 1020210098797 A KR1020210098797 A KR 1020210098797A KR 20210098797 A KR20210098797 A KR 20210098797A KR 102314419 B1 KR102314419 B1 KR 102314419B1
Authority
KR
South Korea
Prior art keywords
pattern
module
program
sequence control
statement
Prior art date
Application number
KR1020210098797A
Other languages
English (en)
Inventor
오세경
정회윤
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020210098797A priority Critical patent/KR102314419B1/ko
Application granted granted Critical
Publication of KR102314419B1 publication Critical patent/KR102314419B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 시에 패턴 프로그램(Pattern Program)의 모듈 번호를 지정한 순서대로 지연 시간 없이 수행하도록 구현한 반도체 테스트 패턴 발생 장치 및 방법에 관한 것으로, 기억장치부가 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해 주며; 시퀀스 제어부가 패턴 프로그램의 모듈 PC값을 결정할 때에, 기억장치부에 테이블화된 모듈 PC값을 참조하여, 시퀀스 제어 명령어인 STP문을 스톱 또는 점프로 동작시켜 준다.

Description

반도체 테스트 패턴 발생 장치 및 방법{Apparatus and method for generating semiconductor test pattern}
본 발명의 기술 분야는 반도체 테스트 패턴 발생 장치 및 방법에 관한 것으로, 특히 반도체 테스트 시에 패턴 프로그램(Pattern Program)의 모듈 번호를 지정한 순서대로 지연 시간 없이 수행하도록 구현한 반도체 테스트 패턴 발생 장치 및 방법에 관한 것이다.
한국공개특허 제10-2001-0043818호(2001.05.25. 공개)는 알고리즘 패턴 생성기에 관하여 개시되어 있는데, 입력 클록 신호 펄스 시퀀스의 각 펄스에 응답하여 데이터 값을 산출하는 패턴 생성기로서, 다수의 제1 주소 지정 가능 저장 위치 각각에 명령을 저장하고, 자신에 입력으로서 제공된 주소 값에 의하여 참조된 제1 주소 지정 가능 저장 위치 중의 한 위치에 저장된 명령을 판독하는 제1 메모리, 클록 신호를 수신하고, 특정 주소 값을 참조한 명령을 수신하며, 제1 메모리에 주소를 입력으로 제공하고, 명령을 수신한 후 발생하는 클록 신호의 (N+1) 번째 펄스－여기서 N은 0보다 큰 정수－에 응답하여 주소 값을 명령에 의하여 참조되는 특정 주소 값으로 변경하나, 그렇지 않은 경우에는 클록 신호의 각 펄스에 응답하여 입력 주소를 증가시키는 메모리 제어기, N개의 명령을 저장 및 판독하는 버퍼 메모리, 그리고 제1 메모리로부터 판독된 클록 신호와 각 명령을 수신하고, 메모리 제어기가 명령을 수신한 후 발생하는 클록 신호의 N개의 펄스에 각각 응답하여 버퍼 메모리에 저장되는 명령을 연속적으로 판독 및 실행하나, 그렇지 않은 경우에는 클록 신호의 각 펄스에 응답하여 제1 메모리로부터 판독한 명령을 실행하는 명령 처리기를 포함하는 것을 특징으로 한다. 개시된 기술에 따르면, 클록 신호의 각 펄스에 응답하여 벡터 데이터 값을 알고리즘적으로 생성하는 패턴 생성기를 제공한다.
한국등록특허 제10-0858382호(2008.09.05. 등록)는 소요 비용이 적게 들고, 반도체장치의 테스트를 위한 단순한 구성으로 하는 것이 가능하고, 테스트 방식의 선택이 가능하고, 다른 테스트 방식의 혼재를 가능하고, 테스터를 용이하게 구축하는 것이 가능하고, 테스터 언어를 이용할 수 있고, 디버그가 용이한 테스터 구축 데이터의 생성 방법 및 테스터의 구축 방법 및 테스트 회로에 관하여 개시되어 있다. 개시된 기술에 따르면, 테스터 언어로 기술되어 있는 테스트 대상의 반도체장치에 관한 테스트 프로그램을 준비하고, 테스트 프로그램의 해석에 의거하여 실시되어야 할 테스트 내용에 따른 기능을 갖는 테스트 회로의 구성을 결정하여, 결정한 구성에 의거하여 하드웨어 기술언어에 의해 테스트 회로의 기술 데이터를 생성하며, 테스트 대상의 반도체장치는 논리집적회로이며, 테스트회로는, 명령코드를 해독하여 소정의 순서에 따라 제어신호를 생성하는 시퀀스(Sequence) 제어부와, 시퀀스 제어부에 공급되어야 할 명령코드를 기억하는 명령 기억부와, 시퀀스 제어부에서의 제어신호에 따라 테스트 대상의 반도체장치에 대한 입력신호 및 기대치 신호를 순차적으로 생성함과 동시에 해당 반도체장치에서의 출력신호와 기대치 신호를 비교하는 신호생성 비교부와, 시퀀스 제어부에서의 제어신호에 따라 신호생성 비교부에서의 테스트 대상의 반도체장치에 대한 입력신호의 타이밍을 생성하는 타이밍 생성부를 포함하며, 적어도 신호생성 비교부 및 타이밍 생성부는, 테스트 대상의 반도체장치의 복수의 신호입력단자의 각각에 대응하여 설치되어 있는 것을 특징으로 한다.
상술한 바와 같은 종래 기술에서의 알고리즘 패턴 발생 장치(Algorithmic Pattern Generator; ALPG)는, 반도체 메모리를 테스트하기 위한 패턴을 생성하는 장치로서, 도 1에 도시된 바와 같이, 시퀀스 제어부(패턴 메모리)(110), X 어드레스(address) 생성기(패턴 메모리)(120), Y 어드레스 생성기(패턴 메모리)(130), 데이터 생성기(패턴 메모리)(140), 클록(Clock) 생성기(패턴 메모리)(150)를 포함한다.
패턴 프로그램(Pattern Program)은, 반도체 테스트 시에 수행되는 프로그램으로, 어셈블리(Assembly)어와 유사한 저급(Low Level) 언어로 하드웨어 동작과 1:1로 대응하여 기술되며, 니모닉(Mnemonic) 기호로 프로그램을 작성한다. 그리고 패턴 프로그램은, 동작 시간이 지정한 시간대로 동작하므로 일정하다.
니모닉으로는, STP, JMP 등이 있으며, STP는 스톱(Stop)으로, 패턴 프로그램을 종료하는 명령어 니모닉이며, JMP는 점프(Jump)로, 지정한 PC(Program Counter)로 이동하는 명령어 니모닉이다.
메인 프로그램(Main Program)은, 반도체 테스트 시에 패턴 프로그램을 실행시켜 주는 프로그램으로, C 언어나 C++ 등과 같은 고급 언어로 작성된다. 그리고 고급 언어로 작성되는 메인 프로그램에서 패턴 프로그램 모듈을 실행하고 그 다음에 패턴 프로그램 모듈을 곧바로 실행하여도 시간 간격이 일정하지 않으므로 테스트에 영향을 줄 수 있다.
도 2에 도시된 바와 같이 패턴 프로그램 내에 작성된 세 개의 모듈이 있는 경우에, 메인 프로그램은 도 3에 도시된 바와 같이 패턴 프로그램을 실행시켜 주게 된다. 즉, 메인 프로그램은 첫 번째로 실행할 모듈 PC값(예로, 0x100)을 설정하면 해당 설정한 모듈 PC값에 해당하는 패턴 프로그램을 실행(예로, START #100)하게 되며, 그런 다음에 두 번째로 실행할 모듈 PC값(예로, 0x300)을 설정하면 해당 설정한 모듈 PC값에 해당하는 패턴 프로그램을 실행(예로, START #300)하게 되며, 그런 후에 세 번째로 실행할 모듈 PC값(예로, 0x200)을 설정하면 해당 설정한 모듈 PC값에 해당하는 패턴 프로그램을 실행(예로, START #200)하는 등으로 수행하게 된다. 이때, 첫 번째로 패턴 프로그램을 실행하는 단계와 두 번째로 실행할 모듈 PC값을 설정하는 단계 사이, 두 번째로 패턴 프로그램을 실행하는 단계와 세 번째로 실행할 모듈 PC값을 설정하는 단계 사이에는 일정하지 않은 시간 지연이 발생하는 구간이 된다.
상술한 바와 같은 종래 기술에서는, 반도체 테스트 시에, 패턴 프로그램을 실행하는 메인 프로그램에서 패턴 프로그램 내에 작성된 하나의 모듈을 지정하여 수행함으로써, 여러 개의 패턴 프로그램의 모듈을 지연 시간 없이 연속적으로 수행하는 것이 불가능하였으며, 메인 프로그램에서는 여러 개의 모듈을 실행하면서 불특정한 지연 시간이 발생하는 단점이 있었다.
상술한 바와 같은 종래 기술에서는, 패턴 메모리의 용량 제약으로 인해서, 정해진 길이(예를 들어, 일반적으로 2K 또는 4K 라인)를 초과하여 작성이 불가능하였으며, 반복되는 동작을 여러 개의 모듈에 기술했을 경우에, 패턴 메모리의 소비가 많아, 용량을 초과할 때에는 여러 개의 패턴 프로그램으로 분리해야 하며, 여러 개의 패턴 프로그램으로 분리 구성할 시에 패턴 메모리로 로딩하는 시간이 많이 소모되며, 하나의 패턴 프로그램으로 모듈을 순차적으로 실행 시에 모듈 간 지연 시간이 발생하는 단점도 있었다.
한국공개특허 제10-2001-0043818호 한국등록특허 제10-0858382호
본 발명이 해결하고자 하는 과제는, 전술한 바와 같은 단점을 해결하기 위한 것으로, 반도체 테스트 시에 패턴 프로그램(Pattern Program)의 모듈 번호를 지정한 순서대로 지연 시간 없이 수행하도록 구현한 반도체 테스트 패턴 발생 장치 및 방법을 제공하는 것이다.
상술한 과제를 해결하는 수단으로는, 본 발명의 한 특징에 따르면, 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해 주는 기억장치부; 및 패턴 프로그램의 모듈 PC값을 결정할 때에, 상기 기억장치부에 테이블화된 모듈 PC값을 참조하여, 시퀀스 제어 명령어인 STP문을 스톱 또는 점프로 동작시켜 주는 시퀀스 제어부를 포함하는 반도체 테스트 패턴 발생 장치를 제공한다.
일 실시 예에서, 상기 기억장치부는, 메인 프로그램에서 순서대로 실행할 모듈 PC값을 테이블화한 패턴 테이블을 구비하는 것을 특징으로 한다.
일 실시 예에서, 상기 기억장치부는, 메인 프로그램에서 상기 패턴 테이블을 설정하도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 기억장치부는, 상기 시퀀스 제어부에서 상기 패턴 테이블을 액세스하도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 기억장치부는, 패턴 프로그램의 컴파일이나 패턴 메모리에 리로딩을 하지 않아도, 상기 패턴 테이블을 변경하는 것만으로도 패턴 프로그램의 순서나 구성을 변경하도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 시퀀스 제어부는, 패턴 프로그램의 모듈 PC값을 결정하되, 실행 중인 패턴 프로그램의 모듈이 끝나는 STP문을, 상기 패턴 테이블을 참조하여 실시간으로 스톱 또는 점프로 동작시켜 주는 것을 특징으로 한다.
일 실시 예에서, 상기 시퀀스 제어부는, STP문을 패턴 생성 종료 또는 다른 모듈로의 점프로 동작시켜 주는 것을 특징으로 한다.
일 실시 예에서, 상기 시퀀스 제어부는, STP문을 만나면, 상기 패턴 테이블을 참조하여 그 다음에 실행할 패턴 프로그램 모듈이 있는지를 확인하고, 패턴 프로그램 모듈이 있는 경우에 STP문을 JMP문으로 자동으로 변경하여 실행해 주는 것을 특징으로 한다.
일 실시 예에서, 상기 시퀀스 제어부는, 상기 패턴 테이블을 참조하여 그 다음에 실행할 모듈의 PC값을 직접지정 또는 간접지정하는 것을 특징으로 한다.
일 실시 예에서, 상기 시퀀스 제어부는, 패턴 프로그램을 실행하는 메인 프로그램에서 패턴 프로그램의 모듈 번호를 지정한 순서대로 수행하도록 하는 것을 특징으로 한다.
상술한 과제를 해결하는 수단으로는, 본 발명의 다른 한 특징에 따르면, 기억장치부가 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해 주는 단계; 및 시퀀스 제어부가 패턴 프로그램의 모듈 PC값을 결정할 때에, 상기 기억장치부에 테이블화된 모듈 PC값을 참조하여, 시퀀스 제어 명령어인 STP문을 스톱 또는 점프로 동작시켜 주는 단계를 포함하는 반도체 테스트 패턴 발생 방법을 제공한다.
본 발명의 효과로는, 반도체 테스트 시에 패턴 프로그램(Pattern Program)의 모듈 번호를 지정한 순서대로 지연 시간 없이 수행하도록 구현한 반도체 테스트 패턴 발생 장치 및 방법을 제공함으로써, 패턴 프로그램을 실행하는 메인 프로그램에서 패턴 프로그램의 모듈 번호를 지정한 순서대로 수행하여, 여러 개의 패턴 프로그램의 모듈을 지연 시간 없이 연속적으로 수행할 수 있으며, 메인 프로그램에서 여러 개의 모듈을 실행하면서도 불특정한 지연 시간이 발생하지 않도록 한다는 것이다.
본 발명에 의하면, 패턴 테이블을 메인 프로그램에서 설정 가능하고 메인 프로그램에서 단일 모듈만 단독으로도 실행 가능하며, 지연 시간 없이 연속적으로 패턴 프로그램의 모듈을 실행할 수 있으며, 패턴 프로그램의 컴파일이나 패턴 메모리에 리로딩(Reloading)을 하지 않아도, 패턴 테이블을 변경하는 것만으로도 패턴 프로그램의 순서나 구성을 변경할 수 있으며, 이에 테스트 시간을 단축할 수 있는 효과도 가진다.
도 1은 종래 기술에서의 알고리즘 패턴 발생 장치를 설명하는 도면이다.
도 2는 종래 기술에서의 패턴 프로그램을 예로 설명하는 도면이다.
도 3은 종래 기술에서의 메인 프로그램을 예로 설명하는 도면이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 반도체 테스트 패턴 발생 장치를 설명하는 도면이다.
도 6은 본 발명의 실시 예에 따른 패턴 프로그램을 예로 설명하는 도면이다.
도 7은 도 5에 있는 패턴 테이블을 설명하는 도면이다.
도 8은 본 발명의 실시 예에 따른 메인 프로그램을 예로 설명하는 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 테스트 패턴 발생 방법을 설명하는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이제 본 발명의 실시 예에 따른 반도체 테스트 패턴 발생 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 4 및 도 5는 본 발명의 실시 예에 따른 반도체 테스트 패턴 발생 장치를 설명하는 도면이며, 도 6은 본 발명의 실시 예에 따른 패턴 프로그램을 예로 설명하는 도면이며, 도 7은 도 5에 있는 패턴 테이블을 설명하는 도면이며, 도 8은 본 발명의 실시 예에 따른 메인 프로그램을 예로 설명하는 도면이다.
도 4 내 8을 참조하면, 반도체 테스트 패턴 발생 장치(200)는, 시퀀스(Sequence) 제어부(210), 기억장치부(260)를 포함한다.
시퀀스 제어부(210)는, 패턴 프로그램의 모듈 PC값을 결정할 때에, 기억장치부(260)에 테이블화된 모듈 PC값을 참조하여, 시퀀스(Sequence) 제어 명령어인 'STP(Stop)문(statement)'을 실시간으로 스톱(Stop) 또는 점프(Jump)로 동작시켜 준다. 여기서, 'STP문'은 모듈 종료 명령문을 의미한다.
일 실시 예에서, 시퀀스 제어부(210)는, 패턴 프로그램의 모듈 PC값을 결정하되, 반도체 테스트 패턴 발생 장치(200)에서 실행 중인 패턴 프로그램의 모듈이 끝나는 'STP문'을, 도 5에 도시된 바와 같이 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 실시간으로 스톱 또는 점프로 동작시켜 줄 수 있다.
일 실시 예에서, 시퀀스 제어부(210)는, 도 6에 도시된 패턴 프로그램의 예와 같이, 'STP문'을 패턴 생성 종료 또는 다른 모듈로의 이동(점프)로 동작시켜 줄 수 있다.
일 실시 예에서, 시퀀스 제어부(210)는, 'STP문'을 만나면, 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 그 다음에 실행할 패턴 프로그램 모듈이 있는지를 확인하고, 해당 패턴 프로그램 모듈이 있는 경우에 'STP문'을 'JMP문'으로 자동으로 변경하여 실행해 줄 수 있다. 여기서, 'JMP문'은 모듈 이동(점프) 명령문을 의미한다.
일 실시 예에서, 시퀀스 제어부(210)는, 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 그 다음에 실행할 모듈의 PC값을 획득(즉, 직접지정 또는 간접지정)할 수 있다.
기억장치부(260)는, 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC(Program Counter)값 또는 레이블(Label)을 지정하여 테이블화해 준다.
일 실시 예에서, 기억장치부(260)는, 도 5에 도시된 바와 같이, 메인 프로그램에서 순서대로 실행할 모듈 PC값을 테이블화한 패턴 테이블(Pattern Table)(261)을 구비할 수 있다.
일 실시 예에서, 기억장치부(260)는, 메인 프로그램에서 해당 패턴 테이블(261)을 설정하도록 할 수 있으며, 시퀀스 제어부(210)에서 해당 패턴 테이블(261)을 액세스(Access; 접근)하도록 할 수 있다.
일 실시 예에서, 기억장치부(260)는, 도 7에 도시된 예의 패턴 테이블(261)과 같이, 메인 프로그램에서 순서대로 실행할 모듈 PC값을, 예를 들어 0x100, 0x300, 0x200, 0x200, 0x300 등의 순으로 지정해서 테이블화할 수 있다.
일 실시 예에서, 기억장치부(260)는, 해당 패턴 테이블(261)을 변경할 수 있으므로, 패턴 프로그램의 컴파일이나 패턴 메모리에 리로딩(Reloading)을 하지 않아도, 해당 패턴 테이블(261)을 변경하는 것만으로도 패턴 프로그램의 순서나 구성을 변경할 수 있으며, 이에 테스트 시간을 단축할 수 있다.
상술한 바와 같은 구성을 가진 반도체 테스트 패턴 발생 장치(200)는, 반도체 테스트 시에 패턴 프로그램(Pattern Program)의 모듈 번호를 지정한 순서대로 지연 시간 없이 수행하도록 구현함으로써, 패턴 프로그램을 실행하는 메인 프로그램에서 도 8에 도시된 바와 같이 패턴 프로그램의 모듈 번호를 지정한 순서대로 수행하여, 여러 개의 패턴 프로그램의 모듈을 지연 시간 없이 연속적으로 수행할 수 있으며, 메인 프로그램에서 여러 개의 모듈을 실행하면서도 불특정한 지연 시간이 발생하지 않도록 한다.
상술한 바와 같은 구성을 가진 반도체 테스트 패턴 발생 장치(200)는, 패턴 테이블(261)을 메인 프로그램에서 설정 가능하고 메인 프로그램에서 단일 모듈만 단독으로도 실행 가능하며, 지연 시간 없이 연속적으로 패턴 프로그램의 모듈을 실행할 수 있으며, 패턴 프로그램의 컴파일이나 패턴 메모리에 리로딩을 하지 않아도, 패턴 테이블을 변경하는 것만으로도 패턴 프로그램의 순서나 구성을 변경할 수 있으며, 이에 테스트 시간을 단축할 수 있다.
도 9는 본 발명의 실시 예에 따른 반도체 테스트 패턴 발생 방법을 설명하는 도면이다.
도 9를 참조하면, 기억장치부(260)에서는, 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해 주게 된다(S901).
상술한 단계 S901에서 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화함에 있어서, 도 5에 도시된 바와 같이, 메인 프로그램에서 순서대로 실행할 모듈 PC값을 테이블화한 패턴 테이블(261)을 구비하고 있는 기억장치부(260)에서는, 메인 프로그램에서 해당 패턴 테이블(261)을 설정하도록 할 수 있으며, 시퀀스 제어부(210)에서 해당 패턴 테이블(261)을 액세스(접근)하도록 할 수 있다.
상술한 단계 S901에서 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화함에 있어서, 기억장치부(260)에서는, 도 7에 도시된 예의 패턴 테이블(261)과 같이, 메인 프로그램에서 순서대로 실행할 모듈 PC값을, 예를 들어 0x100, 0x300, 0x200, 0x200, 0x300 등의 순으로 지정해서 테이블화할 수 있다.
상술한 단계 S901에서 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화함에 있어서, 기억장치부(260)에서는, 해당 패턴 테이블(261)을 변경할 수 있으므로, 패턴 프로그램의 컴파일이나 패턴 메모리에 리로딩을 하지 않아도, 해당 패턴 테이블(261)을 변경하는 것만으로도 패턴 프로그램의 순서나 구성을 변경할 수 있으며, 이에 테스트 시간을 단축할 수 있다.
상술한 단계 S901에서 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화한 후에, 시퀀스 제어부(210)에서는, 패턴 프로그램의 모듈 PC값을 결정할 때에, 기억장치부(260)에 테이블화된 모듈 PC값을 참조하여, 시퀀스 제어 명령어인 'STP문'을 실시간으로 스톱 또는 점프로 동작시켜 주게 된다(S902).
상술한 단계 S902에서 'STP문'을 스톱 또는 점프로 동작시켜 줌에 있어서, 시퀀스 제어부(210)에서는, 패턴 프로그램의 모듈 PC값을 결정하되, 반도체 테스트 패턴 발생 장치(200)에서 실행 중인 패턴 프로그램의 모듈이 끝나는 'STP문'을, 도 5에 도시된 바와 같이 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 실시간으로 스톱 또는 점프로 동작시켜 줄 수 있다.
상술한 단계 S902에서 'STP문'을 스톱 또는 점프로 동작시켜 줌에 있어서, 시퀀스 제어부(210)에서는, 도 6에 도시된 패턴 프로그램의 예와 같이, 'STP문'을 패턴 생성 종료 또는 다른 모듈로의 이동(점프)로 동작시켜 줄 수 있다.
상술한 단계 S902에서 'STP문'을 스톱 또는 점프로 동작시켜 줌에 있어서, 시퀀스 제어부(210)에서는, 'STP문'을 만나면, 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 그 다음에 실행할 패턴 프로그램 모듈이 있는지를 확인하고, 해당 패턴 프로그램 모듈이 있는 경우에 'STP문'을 'JMP문'으로 자동으로 변경하여 실행해 줄 수 있다.
상술한 단계 S902에서 'STP문'을 스톱 또는 점프로 동작시켜 줌에 있어서, 시퀀스 제어부(210)에서는, 기억장치부(260)에 구비된 패턴 테이블(261)을 참조하여 그 다음에 실행할 모듈의 PC값을 획득(즉, 직접지정 또는 간접지정)할 수 있다.
이상, 본 발명의 실시 예는 상술한 장치 및/또는 운용방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
200: 반도체 테스트 패턴 발생 장치
210: 시퀀스 제어부
220: X 어드레스 생성기
230: Y 어드레스 생성기
240: 데이터 생성기
250: 클록 생성기
260: 기억장치부
261: 패턴 테이블

Claims (5)

  1. 복수 개의 모듈을 지연 시간 없이 연속적으로 수행하도록, 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해서 패턴 테이블을 구비하는 기억장치부; 및
    패턴 프로그램의 PC값을 결정할 때에, 상기 기억장치부에 테이블화된 PC값을 참조하되, 시퀀스 제어 명령어인 STP문을 만나면, 상기 패턴 테이블을 참조하여 그 다음에 실행할 모듈이 있는지를 확인하고, 모듈이 있는 경우에 STP문을 점프로 실행해 주고, 모듈이 없는 경우에 스톱으로 종료하도록 하는 시퀀스 제어부를 포함하는 반도체 테스트 패턴 발생 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 기억장치부는,
    메인 프로그램에서 상기 패턴 테이블을 설정하도록 하는 것을 특징으로 하는 반도체 테스트 패턴 발생 장치.
  4. 제1항에 있어서, 상기 기억장치부는,
    상기 시퀀스 제어부에서 상기 패턴 테이블을 액세스하도록 하는 것을 특징으로 하는 반도체 테스트 패턴 발생 장치.
  5. 복수 개의 패턴 프로그램 모듈을 지연 시간 없이 연속적으로 수행하도록, 기억장치부가 패턴 프로그램을 실행하는 메인 프로그램에서 순서대로 실행할 모듈의 PC값 또는 레이블을 지정하여 테이블화해서 패턴 테이블을 구비하는 단계; 및
    시퀀스 제어부가 패턴 프로그램의 PC값을 결정할 때에, 상기 기억장치부에 테이블화된 PC값을 참조하되, 시퀀스 제어 명령어인 STP문을 만나면, 상기 패턴 테이블을 참조하여 그 다음에 실행할 모듈이 있는지를 확인하고, 모듈이 있는 경우에 STP문을 점프로 실행해 주고, 모듈이 없는 경우에 스톱으로 종료하도록 하는 단계를 포함하는 반도체 테스트 패턴 발생 방법.
KR1020210098797A 2021-07-27 2021-07-27 반도체 테스트 패턴 발생 장치 및 방법 KR102314419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210098797A KR102314419B1 (ko) 2021-07-27 2021-07-27 반도체 테스트 패턴 발생 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210098797A KR102314419B1 (ko) 2021-07-27 2021-07-27 반도체 테스트 패턴 발생 장치 및 방법

Publications (1)

Publication Number Publication Date
KR102314419B1 true KR102314419B1 (ko) 2021-10-19

Family

ID=78228183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210098797A KR102314419B1 (ko) 2021-07-27 2021-07-27 반도체 테스트 패턴 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102314419B1 (ko)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930016844A (ko) * 1992-01-10 1993-08-30 시기 모리야 시퀀스 컨트롤러 및 그 순서제어방법
KR970049538A (ko) * 1995-12-05 1997-07-29 오오우라 히로시 스캔 테스트 장치
KR970071024A (ko) * 1996-04-19 1997-11-07 오우라 히로시 반도체 시험 장치
KR19980032494A (ko) * 1996-10-03 1998-07-25 오오우라히로시 메모리 시험장치
JPH10275091A (ja) * 1997-02-18 1998-10-13 Schlumberger Technol Inc 拡張レジスタプログラミングを有するパターン発生器
KR20010043818A (ko) 1998-07-30 2001-05-25 오쿠모토 리차드 알고리즘 패턴 생성기
KR20010082380A (ko) * 1999-01-29 2001-08-29 오쿠모토 리차드 집적회로 시험기용 알고리드믹 패턴 발생기
JP2003513386A (ja) * 1999-11-03 2003-04-08 ユニシス コーポレイシヨン Ｉｃチップを試験するためのアルゴリズム試験パターン生成器
WO2004109307A1 (ja) * 2003-06-09 2004-12-16 Advantest Corporation パターン発生器、及び試験装置
JP2006047311A (ja) * 2004-08-03 2006-02-16 Unitest Inc メモリ素子テストのためのアルゴリズムパターン生成器及びこれを用いたメモリテスタ
JP2006520947A (ja) * 2003-02-14 2006-09-14 株式会社アドバンテスト 半導体集積回路用のテストプログラムを開発する方法および構造
KR100858382B1 (ko) 2000-07-31 2008-09-11 가부시키가이샤 히타치세이사쿠쇼 테스터 구축 데이터의 생성방법 및 테스터의 구축방법 및테스트회로
JP2009008683A (ja) * 2004-05-22 2009-01-15 Advantest Corp 半導体集積回路のための試験プログラムを開発するための方法および構造
JP2011059110A (ja) * 2009-09-10 2011-03-24 Advantest Corp 試験装置および試験方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930016844A (ko) * 1992-01-10 1993-08-30 시기 모리야 시퀀스 컨트롤러 및 그 순서제어방법
KR970049538A (ko) * 1995-12-05 1997-07-29 오오우라 히로시 스캔 테스트 장치
KR970071024A (ko) * 1996-04-19 1997-11-07 오우라 히로시 반도체 시험 장치
KR19980032494A (ko) * 1996-10-03 1998-07-25 오오우라히로시 메모리 시험장치
JPH10275091A (ja) * 1997-02-18 1998-10-13 Schlumberger Technol Inc 拡張レジスタプログラミングを有するパターン発生器
KR20010043818A (ko) 1998-07-30 2001-05-25 오쿠모토 리차드 알고리즘 패턴 생성기
KR20010082380A (ko) * 1999-01-29 2001-08-29 오쿠모토 리차드 집적회로 시험기용 알고리드믹 패턴 발생기
JP2003513386A (ja) * 1999-11-03 2003-04-08 ユニシス コーポレイシヨン Ｉｃチップを試験するためのアルゴリズム試験パターン生成器
KR100858382B1 (ko) 2000-07-31 2008-09-11 가부시키가이샤 히타치세이사쿠쇼 테스터 구축 데이터의 생성방법 및 테스터의 구축방법 및테스트회로
JP2006520947A (ja) * 2003-02-14 2006-09-14 株式会社アドバンテスト 半導体集積回路用のテストプログラムを開発する方法および構造
WO2004109307A1 (ja) * 2003-06-09 2004-12-16 Advantest Corporation パターン発生器、及び試験装置
JP2009008683A (ja) * 2004-05-22 2009-01-15 Advantest Corp 半導体集積回路のための試験プログラムを開発するための方法および構造
JP2006047311A (ja) * 2004-08-03 2006-02-16 Unitest Inc メモリ素子テストのためのアルゴリズムパターン生成器及びこれを用いたメモリテスタ
JP2011059110A (ja) * 2009-09-10 2011-03-24 Advantest Corp 試験装置および試験方法

Similar Documents

Publication Publication Date Title
US4339819A (en) Programmable sequence generator for in-circuit digital testing
KR100600211B1 (ko) 집적 회로의 셀프-테스트를 실행하기 위한 셀프-테스트 장치를 포함하는 집적 회로
US7181659B2 (en) Memory built-in self test engine apparatus and method with trigger on failure and multiple patterns per load capability
CN109144515B (zh) Dcs图形化算法组态的离线仿真方法和装置
EP0077736B1 (en) Test vector indexing method and apparatus
US5633877A (en) Programmable built-in self test method and controller for arrays
US6092225A (en) Algorithmic pattern generator for integrated circuit tester
JP2009116876A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116878A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
US6553527B1 (en) Programmable array built-in self test method and controller with programmable expect generator
US6574759B1 (en) Method for verifying and improving run-time of a memory test
US7234134B2 (en) System for executing virtual machine instructions
Du et al. About the functional test of the GPGPU scheduler
KR102314419B1 (ko) 반도체 테스트 패턴 발생 장치 및 방법
US4727312A (en) Circuit tester
KR100295982B1 (ko) 반도체메모리시험장치
US6009546A (en) Algorithmic pattern generator
KR102308990B1 (ko) 반도체 테스트 패턴 발생 장치 및 방법
US5127010A (en) Pattern generator
US6006350A (en) Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device
US20040019839A1 (en) Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test
EP0699999A2 (en) Memory architecture for automatic test equipment using vector module table
KR100513406B1 (ko) 반도체 시험장치
KR100788913B1 (ko) 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치
US7058864B1 (en) Test for processor memory cache

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant