KR970049538A - 스캔 테스트 장치 - Google Patents

스캔 테스트 장치 Download PDF

Info

Publication number
KR970049538A
KR970049538A KR1019960061391A KR19960061391A KR970049538A KR 970049538 A KR970049538 A KR 970049538A KR 1019960061391 A KR1019960061391 A KR 1019960061391A KR 19960061391 A KR19960061391 A KR 19960061391A KR 970049538 A KR970049538 A KR 970049538A
Authority
KR
South Korea
Prior art keywords
address information
storage means
address
outputting
storing
Prior art date
Application number
KR1019960061391A
Other languages
English (en)
Other versions
KR100329253B1 (ko
Inventor
히로노부 니이지마
미쓰아끼 이시까와
다다시 가마다
야스지 오오야마
Original Assignee
오오우라 히로시
가부시끼가이샤 어드밴티스트
니시무로 다이조오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시끼가이샤 어드밴티스트, 니시무로 다이조오, 가부시끼가이샤 도시바 filed Critical 오오우라 히로시
Publication of KR970049538A publication Critical patent/KR970049538A/ko
Application granted granted Critical
Publication of KR100329253B1 publication Critical patent/KR100329253B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 패턴(TEST PATTEN)에 따라 테스트 장치를 작동하고 불량이 발생하는 테스트 패턴의 주소정보를 출력하기 위한 스캔(SCAN)테스트 장치에 관한 것으로, 이는 대응주소에 스캔 플립-플롭이 기입된 회로정보를 저장하기 위한 기억장치 및 주소정보에 더하여 주소정보에 대응하는 기억장치로부터 스캔 플립-플롭명을 출력하기 위한 제어장치를 구비한다.

Description

스캔 테스트 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 스캔 테스트 장치의 블록 다이아그램,
제2도는 제1도의 장치에서 정보흐름을 도시한 다이아그램,
제3도는 제1도의 장치에서 소프트 모듈(101)의 구조를 도시한 다이아그램.

Claims (4)

  1. 대응주소에 스캔 플립-플롭명이 기입된 회로정보를 저장하기 위한 기억수단; 및 불량 발생시의 주소정보 및 상기 주소정보에 대응하는 상기 기억수단으로부터의 스캔 플립-플롭명을 테스트 결과로서 출력하기 위한 제어수단을 구비하는 것을 특징으로 하는 테스트 패턴에 따라 테스트 장치를 동작시키는 위한 스캔 테스트 장치.
  2. 대응주소에 스캔 체인명이 기입된 회로정보를 저장하기 위한 기억수단; 및 불량 발생기의 주소정보 및 상기 주소정보에 대응하는 상기 기억수단으로부터의 스캔 체인명을 테스트 결과로서 출력하기 위한 제어수단을 구비하는 것을 특징으로 하는 테스트 패턴에 따라 테스트 장치를 동작시키는 위한 스캔 테스트 장치.
  3. 불량이 발생할 때 출력된 주소정보 주소부를 저장하기 위한 기억수단; 및 상기 기억수단에 저장된 상기 주소부내의 주소정보만을 테스트 결과로서 출력하기 위한 제어수단을 구비하는 것을 특징으로 하는 테스트 패턴에 따라 테스트 장치를 동작시키는 위한 스캔 테스트 장치.
  4. 불량이 발생할 때의 시간 데이터를 저장히기 위한 기억수단; 상기 테스트 패턴의 실행순서, 상기 테스트 패턴이 실행되는 테스트속도 및 주소정보에 기초하여 상기 시간 데이터로부터 시간 주기를 계산하고, 상기 시간주기를 상기 기억수단에 상기 주소정보와 함께 저장하기 위한 연산수단; 및 상기 주소정보에 대응하는 상기 기억수단으로부터 상기 주소정보 및 상기 시간주기를 테스트 결과로서 출력하기 위한 제어수단을 구비하는 것을 특징으로 하는 테스트 패턴에 따라 테스트 장치를 동작시키는 위한 스캔 테스트 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960061391A 1995-12-05 1996-12-03 스캔테스트장치 KR100329253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-316630 1995-12-05
JP31663095A JP3249040B2 (ja) 1995-12-05 1995-12-05 スキャンテスト装置

Publications (2)

Publication Number Publication Date
KR970049538A true KR970049538A (ko) 1997-07-29
KR100329253B1 KR100329253B1 (ko) 2002-05-10

Family

ID=18079193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061391A KR100329253B1 (ko) 1995-12-05 1996-12-03 스캔테스트장치

Country Status (8)

Country Link
US (1) US5892779A (ko)
JP (1) JP3249040B2 (ko)
KR (1) KR100329253B1 (ko)
DE (1) DE19650291A1 (ko)
GB (1) GB2307991A (ko)
MY (1) MY113542A (ko)
SG (1) SG66336A1 (ko)
TW (1) TW400505B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314419B1 (ko) * 2021-07-27 2021-10-19 (주) 에이블리 반도체 테스트 패턴 발생 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161899A (ja) * 1996-11-27 1998-06-19 Advantest Corp シーケンス制御回路
US6728938B2 (en) 2002-04-26 2004-04-27 Sun Microsystems, Inc. Knowledge-based intelligent full scan dump processing methodology
JP2005147749A (ja) 2003-11-12 2005-06-09 Toshiba Corp スキャン回路を備える半導体集積回路、スキャン回路システムおよびスキャンテストシステム
JP5037826B2 (ja) 2006-01-25 2012-10-03 株式会社アドバンテスト 解析装置および解析方法
JP4807268B2 (ja) * 2007-01-24 2011-11-02 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
CN112485029B (zh) * 2020-11-04 2022-10-18 网易有道(杭州)智能科技有限公司 一种扫描设备测试系统、方法和装置
US11675005B2 (en) * 2020-11-24 2023-06-13 Renesas Electronics Corporation Semiconductor device and scan test method of the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
JPS59161744A (ja) * 1983-03-04 1984-09-12 Hitachi Ltd 情報処理装置のスキヤン方式
JPS61204744A (ja) * 1985-02-05 1986-09-10 Hitachi Ltd 診断機能を有するｒａｍ内蔵ｌｓｉおよびその診断方法
JP2738112B2 (ja) * 1990-02-22 1998-04-08 日本電気株式会社 情報処理装置の障害情報採取方式
US5303246A (en) * 1991-07-03 1994-04-12 Hughes Aircraft Company Fault isolation diagnostics
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
JPH06148284A (ja) * 1992-11-13 1994-05-27 Hokuriku Nippon Denki Software Kk 故障診断用テストパタン作成方式
US5550841A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Method for failure analysis of megachips using scan techniques
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5544308A (en) * 1994-08-02 1996-08-06 Giordano Automation Corp. Method for automating the development and execution of diagnostic reasoning software in products and processes
US5502731A (en) * 1994-08-18 1996-03-26 International Business Machines Corporation Delay test coverage without additional dummy latches in a scan-based test design
US5691991A (en) * 1995-03-17 1997-11-25 International Business Machines Corporation Process for identifying defective interconnection net end points in boundary scan testable circuit devices
US5663967A (en) * 1995-10-19 1997-09-02 Lsi Logic Corporation Defect isolation using scan-path testing and electron beam probing in multi-level high density asics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314419B1 (ko) * 2021-07-27 2021-10-19 (주) 에이블리 반도체 테스트 패턴 발생 장치 및 방법

Also Published As

Publication number Publication date
GB2307991A (en) 1997-06-11
MY113542A (en) 2002-03-30
TW400505B (en) 2000-08-01
SG66336A1 (en) 1999-07-20
US5892779A (en) 1999-04-06
GB9625265D0 (en) 1997-01-22
DE19650291A1 (de) 1997-06-12
JP3249040B2 (ja) 2002-01-21
JPH09159726A (ja) 1997-06-20
KR100329253B1 (ko) 2002-05-10

Similar Documents

Publication Publication Date Title
KR950009276A (ko) 플래시 메모리 시험장치
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR970049538A (ko) 스캔 테스트 장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR920020524A (ko) Lsi의 시험방법 및 lsi
KR880013704A (ko) 프린터 장치
KR930003170A (ko) 메모리회로의 테스트 방법 및 반도체집적회로장치
KR950001534A (ko) 주사 체인내에 비주사가능한 부분의 상태를 포함하기 위한 방법 및 장치
KR960019322A (ko) 반도체 메모리 시험장치
KR910018916A (ko) 정보처리장치
KR960002120A (ko) 액정구동장치 및 이것을 이용한 액정검사방법
KR910014809A (ko) 논리 시뮬레이션 방법
KR970017609A (ko) 반도체기억장치
KR970071490A (ko) 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치
KR910014952A (ko) 셀프체크회로부착 패턴메모리회로
KR950035491A (ko) 리모콘 불량 표시장치
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
KR960018895A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR950021315A (ko) 리던던시 로오/컬럼 프리테스트 장치
KR920006830A (ko) Cip보드 고장상태 표시방법 및 장치
KR950009437A (ko) 주기억장치의 자기진단 장치
JP2000347897A (ja) プロセッサ及びエミュレータ及び検査方法
JPH09319604A (ja) 試験システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee