JP2000347897A - プロセッサ及びエミュレータ及び検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 プロセッサの内部状態のトレースを、接続す
る信号線を少なくしつつも可能とすることを目的とす
る。 【解決手段】 内部動作状態であるトレースデータをＤ
ＡＣ３によってアナログ信号８として出力し、これをト
レース制御部４のＡＤＣ５でディジタルデータとし、ト
レースメモリ６に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はエミュレータに使用
され、プログラムの実行履歴を保存する機能に関する。

【０００２】

【従来の技術】図５は従来のエミュレータのブロック図
を示す。同図においてトレース制御部４はトレースメモ
リ６とタイミング制御回路７から構成されている。プロ
セッサ２から出力されるトレースデータ１２を制御信号
９に同期して、トレースメモリ６に順次書き込むことで
プロセッサの実行履歴を保存する。各種情報を示すトレ
ースデータ１２はプログラムが実行されるアドレスや、
アクセスされるメモリのアドレス、データ、制御信号等
数十本以上の信号から構成される。このため、従来はこ
のようなトレースデータ出力端子を備えたエミュレータ
専用のデバッグ用プロセッサを開発する必要があった。

【０００３】

【発明が解決しようとする課題】より多くの情報を記憶
するには、上記に述べたように数十本以上のトレースデ
ータ信号をプロセッサから出力する必要がある。しか
し、このように多数のピンは量産されるプロセッサに搭
載することはできない。またエミュレータ専用のデバッ
グ用プロセッサを開発した場合でも、スイッチングする
信号が非常に多くなるためスイッチングノイズの影響を
受けやすくなる。さらに多くの信号を接続するには太い
ケーブルを必要とし特別な機構が必要となる。

【０００４】本発明はかかる課題に鑑み少ない信号線で
プロセッサのトレースデータを出力でき、結果としてデ
バッグ用プロセッサを開発することなく、内部情報をト
レースすることを目的とする。

【０００５】

【課題を解決するための手段】この課題を解決するため
本発明のプロセッサは、デバッグ時に実行履歴を保存す
るためのトレースデータを出力するマイクロプロセッサ
であって、前記トレースデータ出力をアナログデータと
して出力するため、ＤＡ変換器を備えている。この構成
により、内部情報を出力するのに必要な信号線数が減少
させることができる。

【０００６】また本発明のエミュレータは、前述するプ
ロセッサの出力するアナログデータを入力とし、そのア
ナログデータから元のトレースデータを復元するための
ＡＤ変換器を備え、その出力をトレースメモリに記憶す
ることでプロセッサの実行履歴を保存することができる
トレース制御部を備えている。この構成により、メモリ
に記憶される実行履歴は通常のデジタルデータとなり従
来のソフトウェアによる表示等の制御が可能となる。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。

【０００８】図１に、本発明の第１の実施の形態におけ
るエミュレータ１の構成を示すブロック図を示す。図１
においてプロセッサ２は、トレースする信号を入力とす
るＤＡ変換器３を持つ。トレース制御部４はプロセッサ
２の出力するＤＡ変換器３の出力を入力とするＡＤ変換
器５とＡＤ変換器５のデジタル出力を書き込むトレース
メモリ６とトレースメモリを制御するタイミング制御回
路７から構成される。

【０００９】以上のように構成された本発明のエミュレ
ータについて、トレースデータを書き込む場合の動作を
説明する。

【００１０】ＤＡ変換器３はタイミング制御信号９に同
期してＤＡ変換を行うとともに、一つ前のＤＡ変換結果
をアナログ信号として出力する。トレース制御部４のＡ
Ｄ変換器５は同様にタイミング制御信号９に同期して、
ＡＤ変換を行い結果を出力する。タイミング制御回路７
は前述のＡＤ変換器５の出力にあわせてトレースメモリ
６への書き込み信号を発生させることでデジタルデータ
に復元されたトレースデータをトレースメモリに書き込
む。

【００１１】以上のように本発明の実施の形態のエミュ
レータは、プロセッサのトレース情報出力部にＤＡ変換
器を設け、かつトレース制御部にＡＤ変換器を設けてい
るので、多ビットのトレースデータを少数のアナログ信
号で出力する事ができる。

【００１２】図２は本発明の第２の実施の形態における
エミュレータの構成を示すブロック図である。これは上
記第１の実施の形態に、さらにＡＤ変換前のトレース情
報の最下位ビット１０を設けた点が相違している。この
最下位ビット１０を設けることにより、ＡＤ,ＤＡ変換
を通したデータではなく、ＡＤ変換前のデジタルデータ
を直接トレースメモリに書き込むことで、ＡＤ,ＤＡ変
換時の量子化誤差や外部ノイズによるデータの変動を排
除することが可能となる。

【００１３】図３は本発明の第３の実施の形態における
プロセッサのアナログ出力を利用した検査装置の構成を
示すブロック図である。

【００１４】これは本発明で付加されたプロセッサから
のアナログ出力を利用して、簡易に構成することができ
る検査装置の例である。図３においてオシロスコープ１
１はプロセッサ２のアナログ出力８と接続されている。
このように構成された検査装置はプロセッサ２のプログ
ラム実行履歴をオシロスコープ１１上に波形表示するこ
とが可能となる。

【００１５】この場合の波形の例を図４に示す。図４に
おいて正常に動作している場合の波形１２はあらかじめ
オシロスコープに記憶された波形であって、この波形を
検査対象となる装置の波形１３と同一画面上に表示する
ことによって、正常に動作している波形との比較を目視
で行うことができる。すなわち正常に動作していない機
器の波形は、１４の部分に示すように正常動作時の波形
とは異なるため、正常動作する装置の波形と検査対象の
装置の波形を比べることによって、非常に簡便な検査装
置を構成することができる。

【００１６】

【発明の効果】以上のように本発明に係るエミュレータ
は、ＤＡ変換器１組につき１本のアナログ信号を持つプ
ロセッサと、前記アナログ信号をＡＤ変換し、トレース
メモリに記憶する手段を備えるトレース制御部で構成す
ることにより、従来技術では多くの信号接続が必要であ
ったトレースデータが少数のアナログ信号で得ることが
できる。信号線が減少することで、プロセッサのピン数
の削減、信号のスイッチングによるノイズの削減、容易
な接続を実現することが可能となる。さらに命令実行ア
ドレスのように局所性のあるトレースデータの場合は、
アナログデータのデータ変位量が小さくなり、デジタル
出力に比較してノイズを低減することができる。

【００１７】さらに外部にオシロスコープを接続するだ
けで、プロセッサの実行状態を波形表示して、正常時の
実行波形との目視比較が可能となり、非常に簡便な検査
環境を構築することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるエミュレー
タの構成を示すブロック図

【図２】本発明の第２の実施の形態におけるエミュレー
タの構成を示すブロック図

【図３】本発明の第３の実施の形態における検査装置の
構成を示すブロック図

【図４】本発明の第３の実施の形態における検査装置の
使用例を示す図

【図５】従来例のブロック図

【符号の説明】

１ エミュレータ ２ プロセッサ ３ ＤＡ変換器 ４ トレース制御部 ５ ＡＤ変換器 ６ トレースメモリ ７ タイミング制御回路 ８ ＤＡ変換したトレースデータ ９ タイミング制御信号 １０ トレースデータの最下位ビット １１ オシロスコープ １２ 正常動作時の実行時の波形 １３ 検査対象の実行時の波形 １４ 正常動作時と動作が異なっている点

Claims (5)

【特許請求の範囲】
1. 【請求項１】 デバッグ時のリアルタイムトレースを実
   現するエミュレータであって、プロセッサ内部の情報す
   なわちトレースデータをアナログ信号で伝送することを
   特徴とするエミュレータ。
2. 【請求項２】 前記トレースデータの出力手段として、
   内部トレース情報をアナログデータとして出力するため
   ＤＡ変換器を備えることを特徴とするプロセッサ。
3. 【請求項３】 請求項２記載のプロセッサであって、さ
   らに内部トレース情報の一部をデジタルデータとして出
   力することを特徴とするプロセッサ。
4. 【請求項４】 前記トレースデータの保存手段として、
   請求項２または３のプロセッサの出力するアナログデー
   タを入力とし、そのアナログデータから元の内部トレー
   ス情報を復元するためのＡＤ変換器を備え、その出力を
   メモリに記憶することでプロセッサの実行履歴を保存す
   ることを特徴とするトレース制御部を備える請求項１記
   載のエミュレータ。
5. 【請求項５】 請求項２または３のプロセッサのアナロ
   グ出力にオシロスコープを接続して、波形を表示し正常
   動作時の波形と比較することで異常判定を行うことを特
   徴とする検査方法。