JP2008026083A - テストシステム - Google Patents

テストシステム Download PDF

Info

Publication number
JP2008026083A
JP2008026083A JP2006197457A JP2006197457A JP2008026083A JP 2008026083 A JP2008026083 A JP 2008026083A JP 2006197457 A JP2006197457 A JP 2006197457A JP 2006197457 A JP2006197457 A JP 2006197457A JP 2008026083 A JP2008026083 A JP 2008026083A
Authority
JP
Japan
Prior art keywords
test
mask
storage unit
tester
test program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006197457A
Other languages
English (en)
Inventor
Kenichi Narukawa
健一 成川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006197457A priority Critical patent/JP2008026083A/ja
Publication of JP2008026083A publication Critical patent/JP2008026083A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】オシロスコープの波形観測により、テストプログラムの異常個所を容易に検出できるテストシステムを実現することを目的にする。
【解決手段】本発明は、テストプログラムにより、被試験対象の試験を行うと共に、トリガ信号を入力し、このトリガ信号入力時のテストプログラムの実行中の位置データを記録するICテスタと、このICテスタを波形観測し、トリガ信号をICテスタに出力するオシロスコープとを備えたことを特徴とするものである。
【選択図】図1

Description

本発明は、被試験対象を試験するテストシステムに関し、オシロスコープの波形観測により、テストプログラムの異常個所を容易に検出できるテストシステムに関するものである。
ICテスタは、被試験対象(以下DUT)に信号を出力し、DUTの出力により良否の判定を行うものである。従来、例えば、下記特許文献1に示されるように、オシロスコープを用いて、ICテスタの出力端の波形観測を行っていた。これにより、テストプログラムのミスにより、DUTに対して、過電圧をかけている波形をオシロスコープで確認したら、テストプログラム中のどこで過電圧をかけているかを、テストプログラムの停止等を操作者が行い、テストプログラムの位置確認を行っていた。
実開平5−33532公報
このような作業は、DUTの各端子に対して行わなければならず、確認作業が大変であった。
本発明の目的は、オシロスコープの波形観測により、テストプログラムの異常個所を容易に検出できるテストシステムを実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
テストプログラムにより、被試験対象の試験を行うと共に、トリガ信号を入力し、このトリガ信号入力時のテストプログラムの実行中の位置データを記録するICテスタと、
このICテスタを波形観測し、トリガ信号をICテスタに出力するオシロスコープと
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載のテストシステムであって、
ICテスタは、
テストプログラムを記憶する記憶部と、
被試験対象を試験する試験部と、
この試験部を、前記記憶部のテストプログラムにより制御するコントローラと、
前記テストプログラムの位置データを記憶する位置記憶部と、
この位置記憶部に、オシロスコープのトリガ信号により、前記コントローラのテストプログラム実行中の位置データを記録する記録部と
を設けたことを特徴とするものである。
請求項3記載の発明は、請求項2記載の発明であって、
記録部は、
マスクデータを記憶するマスク記憶部と、
このマスク記憶部のマスクデータにより、マスクに該当しない場合、位置データの記録を行い、マスクに該当する場合、位置データの記録を行わないマスク処理部と
を設けたことを特徴とするものである。
本発明によれば以下のような効果がある。
請求項1,2によれば、オシロスコープのトリガ信号により、ICテスタが、テストプログラムの位置データを記録するので、テストプログラムの異常箇所を容易に検出できる。
請求項3によれば、マスク処理部が、マスク記憶部のマスクデータにより、位置データの記録を行わないので、検出不要な異常個所を除外することができる。
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。
図1において、DUT1は、IC、LSI等である。パフォーマンスボード2は、プリント基板で、DUT1と電気的に接続する。テストヘッド3は、パフォーマンスボード2と電気的に接続し、ピンエレクトロニクスボードと呼ばれる複数のプリント基板が搭載されている。本体4は、テストヘッド3とケーブルを介して電気的に接続される。本体4は、記憶部41、本体試験部42、コントローラ43、メモリ44、記録部45を有する。記憶部41は、テストプログラムを記憶する。本体試験部42は、テストヘッド3、パフォーマンスボード2を介して、DUT1の試験を行う。コントローラ43は、本体試験部42、テストヘッド3等を、記憶部41のテストプログラムにより制御する。メモリ44は位置記憶部で、テストプログラムの位置データを記憶する。記録部45は、マスク記憶部451、マスク処理部452を有し、トリガ信号により、コントローラ43のテストプログラム実行中の位置データを、メモリ44に記録する。マスク記憶部451は、マスクデータを記憶する。マスク処理部452は、マスク記憶部451のマスクデータにより、マスクに該当しない場合、位置データの記録をメモリ44に行い、マスクに該当する場合、位置データの記録を行わない。ここで、パフォーンスボード2、テストヘッド3、本体4がICテスタである。また、パフォーマンスボード2、テストヘッド3、本体試験部42が、DUT1を試験する試験部である。
オシロスコープ5は、パフォーマンスボード2の波形観測し、トリガ信号を本体4に出力する。オシロスコープ5は、プローブ51、波形入力端52、トリガ出力端53、表示部54等を有する。プローブ51は、DUT1の端子またはパフォーマンスボード2に電気的に接続する。波形入力端52は、プローブ51と電気的に接続する。トリガ出力端53は、トリガ信号を本体4の記録部45に出力する。表示部54は、波形入力端52が入力した波形を表示する。
このような装置の動作を以下に説明する。コントローラ43が、記憶部41のテストプログラムにより、本体試験部42、テストヘッド3を制御し、テストヘッド3が、パフォーマンスボード2に信号をDUT1に出力する。オシロスコープ5が、プローブ51により、DUT1の端子の信号を入力し、表示部54に波形表示を行う。そして、オシロスコープ5は、過電圧のトリガ条件により、トリガ出力端53からトリガ信号を本体4に出力する。トリガ信号により、記録部45のマスク処理部452は、コントローラ43の実行中のテストプログラムの位置データとマスク記憶部451のマスクデータを比較し、同じならば、処理を終了し、異なれば、位置データをメモリ44に記録する。
このように、オシロスコープ5のトリガ信号により、記録部45がコントローラ43の実行中のテストプログラムの位置データをメモリ44に記録するので、テストプログラムの異常箇所を容易に検出できる。
また、マスク処理部452が、マスク記憶部451のマスクデータにより、位置データの記録を行わないので、検出不要な異常個所を除外することができる。
なお、トリガ条件として、過電圧検出を示したが、どのようなトリガ条件でもよい。また、オシロスコープ5がDUT1の端子(パフォーマンスボード2)を観測する構成を示したが、ICテスタのどの箇所でもよい。また、DUT1をパフォーマンスボード2に接続せずに、観測する構成でもよい。また、ICテスタは、テストヘッド3、本体4に分離された構成を示したが、一体型でもよい。
そして、コントローラ43が、テストプログラム43の位置データを出力する構成を示したが、コントローラ43から位置データを取得する構成でもよい。また、カンタを設け、テストプログラムのスタート時にカウンタをスタートさせ、カウント値を記録部45が記録して、テストプログラムの位置データとしてもよい。
また、DUT1を試験するために、DUT1の周辺に配置される周辺回路は、ICテスタに含まれる。
本発明の一実施例を示した構成図である。
符号の説明
1 DUT
2 パフォーマンスボード
3 テストヘッド
4 本体
41 記憶部
42 本体試験部
43 コントローラ
44 メモリ
45 記録部
451 マスク記憶部
452 マスク処理部
5 オシロスコープ

Claims (3)

  1. テストプログラムにより、被試験対象の試験を行うと共に、トリガ信号を入力し、このトリガ信号入力時のテストプログラムの実行中の位置データを記録するICテスタと、
    このICテスタを波形観測し、トリガ信号をICテスタに出力するオシロスコープと
    を備えたことを特徴とするテストシステム。
  2. ICテスタは、
    テストプログラムを記憶する記憶部と、
    被試験対象を試験する試験部と、
    この試験部を、前記記憶部のテストプログラムにより制御するコントローラと、
    前記テストプログラムの位置データを記憶する位置記憶部と、
    この位置記憶部に、オシロスコープのトリガ信号により、前記コントローラのテストプログラム実行中の位置データを記録する記録部と
    を設けたことを特徴とする請求項1記載のテストシステム。
  3. 記録部は、
    マスクデータを記憶するマスク記憶部と、
    このマスク記憶部のマスクデータにより、マスクに該当しない場合、位置データの記録を行い、マスクに該当する場合、位置データの記録を行わないマスク処理部と
    を設けたことを特徴とする請求項2記載のテストシステム。
JP2006197457A 2006-07-19 2006-07-19 テストシステム Withdrawn JP2008026083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197457A JP2008026083A (ja) 2006-07-19 2006-07-19 テストシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197457A JP2008026083A (ja) 2006-07-19 2006-07-19 テストシステム

Publications (1)

Publication Number Publication Date
JP2008026083A true JP2008026083A (ja) 2008-02-07

Family

ID=39116868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197457A Withdrawn JP2008026083A (ja) 2006-07-19 2006-07-19 テストシステム

Country Status (1)

Country Link
JP (1) JP2008026083A (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375570A (ja) * 1986-09-18 1988-04-05 Omron Tateisi Electronics Co モニタ信号の出力方法
JPS6384574A (ja) * 1986-09-30 1988-04-15 ブリヂストンスポーツ株式会社 テニスラケツトのフレ−ム
JPH03170079A (ja) * 1989-11-29 1991-07-23 Dainippon Printing Co Ltd Icテスト装置
JPH03259758A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd データ収集装置
JPH052032A (ja) * 1991-02-04 1993-01-08 Yokogawa Electric Corp サンプリングオシロスコープ
JPH0933571A (ja) * 1995-07-24 1997-02-07 Advantest Corp Icテスタのトリガ発生回路の波形観測装置
JPH0943304A (ja) * 1995-07-26 1997-02-14 Nec Corp 半導体試験装置
JPH0965645A (ja) * 1995-08-22 1997-03-07 Advantest Corp 電源保護回路
JPH10239407A (ja) * 1997-02-24 1998-09-11 Ando Electric Co Ltd Ic測定方法およびその装置
JPH11190761A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
JP2000266822A (ja) * 1999-03-19 2000-09-29 Advantest Corp 半導体試験装置
JP2000347897A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd プロセッサ及びエミュレータ及び検査方法
JP2002109898A (ja) * 2000-10-02 2002-04-12 Mitsubishi Electric Corp メモリテストパターンの動作検証方法、半導体試験装置、及び半導体装置
JP2003194854A (ja) * 2001-12-25 2003-07-09 Yokogawa Electric Corp 波形測定装置
JP2003316606A (ja) * 2002-04-26 2003-11-07 Ando Electric Co Ltd ログ機能付き集積回路試験システム、ログ情報解析方法及びログ情報解析プログラム

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375570A (ja) * 1986-09-18 1988-04-05 Omron Tateisi Electronics Co モニタ信号の出力方法
JPS6384574A (ja) * 1986-09-30 1988-04-15 ブリヂストンスポーツ株式会社 テニスラケツトのフレ−ム
JPH03170079A (ja) * 1989-11-29 1991-07-23 Dainippon Printing Co Ltd Icテスト装置
JPH03259758A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd データ収集装置
JPH052032A (ja) * 1991-02-04 1993-01-08 Yokogawa Electric Corp サンプリングオシロスコープ
JPH0933571A (ja) * 1995-07-24 1997-02-07 Advantest Corp Icテスタのトリガ発生回路の波形観測装置
JPH0943304A (ja) * 1995-07-26 1997-02-14 Nec Corp 半導体試験装置
JPH0965645A (ja) * 1995-08-22 1997-03-07 Advantest Corp 電源保護回路
JPH10239407A (ja) * 1997-02-24 1998-09-11 Ando Electric Co Ltd Ic測定方法およびその装置
JPH11190761A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
JP2000266822A (ja) * 1999-03-19 2000-09-29 Advantest Corp 半導体試験装置
JP2000347897A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd プロセッサ及びエミュレータ及び検査方法
JP2002109898A (ja) * 2000-10-02 2002-04-12 Mitsubishi Electric Corp メモリテストパターンの動作検証方法、半導体試験装置、及び半導体装置
JP2003194854A (ja) * 2001-12-25 2003-07-09 Yokogawa Electric Corp 波形測定装置
JP2003316606A (ja) * 2002-04-26 2003-11-07 Ando Electric Co Ltd ログ機能付き集積回路試験システム、ログ情報解析方法及びログ情報解析プログラム

Similar Documents

Publication Publication Date Title
US8760183B2 (en) Fast open circuit detection for open power and ground pins
EP2320241B1 (en) A method of and an arrangement for testing connections on a printed circuit board
JP5015188B2 (ja) 電気チャネル自己検査式半導体試験システム
TW201317591A (zh) 印刷電路板測試裝置
US20120131385A1 (en) Testing mehtod for unit under test
TWI539166B (zh) Check the wafer and test system
JP2008026083A (ja) テストシステム
TW201439558A (zh) 電子裝置、靜電放電測試系統和方法
JP6050025B2 (ja) プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置
JP5306575B2 (ja) 電子デバイス用試験装置及び電子デバイスの試験方法
JP2010165755A (ja) 半導体装置
JP5326898B2 (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
JP2008026224A (ja) 機能診断装置の自己診断方法
JP6143279B2 (ja) 検査手順データ生成装置および検査手順データ生成プログラム
KR101578917B1 (ko) 순간단락 검사 장치 및 그의 검사 방법
JP2006119025A (ja) プリント基板の信号監視装置及びプリント基板の信号監視方法
JP6400329B2 (ja) 表示制御装置、基板検査装置および表示方法
JP2010101637A (ja) テストシステム及び波形観測方法
JPH05142293A (ja) Icテスト方法、及びそのテスタ
JP2015141098A (ja) テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム
JP2008039724A (ja) 半導体装置および半導体内部状態観測装置
JP2005300351A (ja) 半導体試験装置および半導体試験方法
JPH10275835A (ja) ウエハ検査装置
JP2008256649A (ja) 半導体試験装置
JP2005140710A (ja) テストパターン生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120214