JP2008039724A

JP2008039724A - 半導体装置および半導体内部状態観測装置

Info

Publication number: JP2008039724A
Application number: JP2006218043A
Authority: JP
Inventors: Masahiro Ishii; 雅博石井; Takeshi Nakayama; 武司中山; Tomoyuki Imoto; 智幸井本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2008-02-21

Abstract

【課題】システムLSIの動作不具合の原因の一つに内部の電源電圧不安定あるが、近年の高速化、低電圧化によってこの傾向はさらに進む。しかしながらLSI内部の電源不安定を観測する手段の不足により、動作不具合と電源不安定の相関を把握するのが極めて困難である。
【解決手段】システムLSI内部の各機能ブロック電源端子位置の電源揺れが一定量を越えたらトリガー信号を発生する回路を抵抗分圧とコンパレータの内蔵により構成し、トリガー信号をシステムLSIの内部信号観測制御回路に入力することで、電源揺れ時の各種内部状態をSOC外部へ出力する。
【選択図】図１

Description

本発明は複数の機能ブロックを有するシステムLSIのデバッグに活用する半導体内部状態観測装置に関するものである。

近年システムLSIは大規模、複雑化が進み、そのシステムデバッグは加速度的に困難になってきている。システムLSIは通常複数の機能ブロックを持っており、デバッグに当たってはそれぞれのブロック状態やブロック同士を接続する信号線の状態を観測する必要がある。一方、システムLSIの動作電源電圧は製造プロセスの微細化に応じて低電圧化し１Vを切るレベルに達してきている。このため従来の3.3Vなどでは問題にならなかったシステムLSI内部の電源の揺れがシステムLSIの動作不良として顕在化するようになってきている。さらにシステムLSI内部では電源が一定に揺れているのではなく、例えば消費電力が大きい機能ブロックがフル動作している箇所は揺れ幅が大きく、フルに動作していても消費電力が元々少ない機能ブロックの箇所は揺れ幅が小さくなる。また、周囲の機能ブロックや、外部からシステムLSIへの電源接続方法などの諸条件により、システムLSI内部の電源揺れは複雑を極めている。このような状況の中で高い信頼性を持ったシステムLSIを開発していく必要があり、特に電源の揺れにより発生する動作不具合について発生箇所、時間の特定を正確に行う必要がある。

このような課題に対し従来の解決方法として特許文献１が提案されている。図２は従来の解決方法を示す。図２において２００１はシステムLSIに相当する半導体装置、２００２は機能ブロックの一つであるCPU、２００３，２００４は同じくAV処理部、ストリーム処理部、２００５はデバッグ回路に相当する内部観測制御部、２００８はシステムLSIの電源を監視する電圧比較部である。この様なデバッグ回路では、電源揺れ監視部がシステムLSI内のある特定位置一箇所の電源のみを監視し、一定量以上の揺れが発生した場合システムLSI内部のデバッグ回路に対しトリガー信号を発行し解析を行う。
特開昭62−175842号公報

しかしながら前述のような構成では、ある一箇所の電源を監視しているだけであるため、複雑に揺れるシステムLSI内部の電圧を正確に捕捉できない。これため不要なトリガー発行や必要時にトリガーが発行できないため正確なデバッグが行えないという課題を有していた。

本発明は上記従来の課題を解決するもので、大幅なコストアップなしで、電源の揺れに起因する動作不具合に対し十分なデバッグ情報をシステムLSI外部へ出力する装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の半導体内部状態観測装置は、信号線によって接続される複数の機能ブロックと前記機能ブロックへ電源を供給するための電源端子部およびグランド端子部と前記機能ブロックの動作状況や前記信号線の動作状況などの半導体装置が動作する事によって生じる様々なデバッグ情報を収集し前記デバッグ情報を選択的に出力する内部観測制御部を持つ半導体装置において、前記機能ブロックの電源入力部に印加される電圧をモニタする電圧モニタ信号と、基準電圧であるリファレンス電圧信号と、前記電圧モニタ信号と前記リファレンス電圧信号が入力され前記電圧モニタ信号が前記リファレンス電圧信号と一致した場合に前期内部観測制御部に対して前記一致信号を出力するコンパレータをもつ。

本構成によって、特定の機能ブロックが存在する箇所の電源の揺れを観測できるため、特定の機能ブロックで起こった動作不具合情報をシステムLSI外部へ出力することが可能な半導体内部状態観測装置を実現することができる。

本発明の半導体内部状態観測装置によれば、各機能ブロック毎に電源の揺れによる動作不具合が観測できるため、不具合の原因特定や限界性能確認が容易に行えるようになる。また、大幅な端子数の増加や回路規模の増加も不要なため、LSIコストアップも最小限にとどめることが可能となる。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における半導体内部状態観測装置のブロック図である。

図１において、１００１はシステムLSIに代表される複数の内部ブロックで構成された半導体装置、１００２は半導体装置１００１の内部ブロックの一つであるＣＰＵ、１００３は半導体装置１００１の内部ブロックの一つでAV処理を行うAV処理部、１００４は半導体装置１００１の内部ブロックの一つでストリーム処理を行うストリーム処理部、１００５は内部ブロック間の接続信号と、内部ブロックからのデバッグ信号を内部状態信号として受け取り、要求に応じてシステムＬＳＩ外部へ送出すべきデータを出力すると共に、半導体装置１００１内部のデバッグ機能の設定を行う内部観測制御部、１００６は複数の内部ブロックを相互接続する内部バス、１００７は半導体装置１００１内部の各内部ブロックに電源を供給する電源パス、１００８は半導体装置１００１の電源端子である電源端子部、１００９は半導体装置１００１内部の各内部ブロックのグランドに接続されるグランドパス、１０１０は半導体装置１００１のグランド端子であるグランド端子部、１０１１は半導体装置１００１の外部からリファレンス電圧が供給される端子であるIO-B、１０１２は内部観測制御部１００５の半導体装置１００１外部との入出力用端子であるIO-A、１０１３は各内部ブロックの電源入力部分の電圧モニタ信号が接続され内部観測制御部１００５からの制御信号によっていずれか1系統を選択するセレクタ-A、１０１４は各内部ブロックのグランド入力部分の電圧モニタ信号が接続され内部観測制御部１００５からの制御信号によっていずれか1系統を選択するセレクタ-B、１０１５は電源パス１００７とIO-B １０１１から供給されるリファレンス電圧とを選択するセレクタ-D、１０１６はセレクタ-D １０１５からの出力が複数の抵抗によって複数経路として接続されたセレクタ-C、１０１７はセレクタ-Cの出力とリファレンス電圧を選択するセレクタ-E、１０１８と１０１９はペアで抵抗分圧回路を構成するH抵抗とL抵抗、１０２０は電圧比較を行い電圧が一致したときに一致信号を出力するコンパレータ、１０２１は内部観測制御部から出力され各セレクタを制御する制御信号、１０２２は内部観測制御部に入力される各内部ブロックからのデバッグ信号、１０２３は内部ブロックの電源入力部分である電源入力部、１０２４は内部ブロックのグランド入力部分であるグランド入力部、１１０１は半導体装置１００１の外部にあり、半導体装置１００１と接続され相互に連携してデバッグを行うロジックアナライザやオシロスコープ等に代表される情報解析部、１１０２は情報解析部１１０１の内部で半導体装置１００１へのリファレンス電圧を生成するリファレンス電圧生成部、１１０３は情報解析部１１０１の内部で半導体装置１００１からのデバッグ情報を処理したり、半導体装置１００１に対してデバッグ動作の設定信号を出力したりする情報処理部である。

このように構成された半導体内部状態観測装置は、電源端子部１００８から入力される電源が電源パス１００７を通ってCPU1002、AV処理部１００３、ストリーム処理部１００４などの内部ブロックへ供給される。元の電源は同じであるが半導体装置の実動作中は各内部ブロックの動作は個別に行われるためCPU１００２の電源入力部１０２３とAV処理部１００３のそれとでは電圧レベル、電圧の揺れレベルが全く異なっている。それぞれの電圧レベル、揺れを示す電源モニタ信号はセレクタ-A １０１３に接続され、ここで、内部観測制御部１００５は観測・解析したい内部ブロックを選択し、制御信号をセレクタ-A １０１３に出力する。これにより複数の内部ブロックの中から一つのブロックのみの詳細解析が可能となる。解析したい内部ブロックの選択は、内部観測制御部１００５に対して半導体装置1001内部で動作中のプログラム、例えばアプリケーションプログラムなどからの設定や、半導体装置１００１の外部にある情報解部析１１０１からのコントロール信号によって行うことができる。セレクタ-A １０１３で選択された電源モニタ信号はコンパレータ１０２０の一方の入力端子に入力される。コンパレータ１０２０のもう一方の入力端子には、電圧の閾値を入力する。例えば電源モニタ信号が1.0V中心で揺れる電圧の場合、閾値としては0.8Vを入力する。この場合コンパレータは電源モニタ信号が0.8Vまで低下、揺れた場合に検出信号を内部観測制御部１００５に対して出力する。ここで閾値電圧の入力は、様々なデバッグを想定して複数の入力手段を選択できるようにしている。

選択は次のように行う。電源端子部１００８付近の電源あるいは外部からのリファレンス電圧をセレクタ-D １０１５に接続し、内部観測制御部１００５からの制御信号によっていずれかを選択し、選択された電圧を利用して抵抗分圧によって生成する。抵抗分圧に必要なグランドレベルは各内部ブロックのグランド入力部１０２４からのグランドモニタ信号あるいは半導体装置１００１のグランド端子部１０１０付近のグランドパスからセレクタ-B １０１４で選択して使用する。セレクタ-B １０１４での選択は内部観測制御部１００５からの制御信号によって行う。セレクタ-Dから出力された電圧は抵抗分圧の高電圧側の抵抗であるH抵抗１０１８に接続される。H抵抗はそれぞれ抵抗値の異なる複数の抵抗で構成されており、内部観測制御部１００５からの制御信号によってセレクタ-Cでいずれかを選択することで異なる閾値を選択することが可能である。例えばセレクタ-D １０１５の出力が1.0Vであり、セレクタ-B １０１４で選択された電圧が接続される抵抗分圧用の抵抗であるL抵抗１０１９が１０KΩである場合、複数のH抵抗１０１８のうちの１KΩのものを選択するとリファレンス電圧は0.9Vとなる。同様に２KΩを選択すると0.8Vとなる。このように選択された抵抗分圧後の電圧をセレクタ-E １０１７へ入力する。セレクタ-E １０１７には半導体装置１００１の外部から入力される電圧も接続されており、内部観測制御部１００５からの制御信号によっていずれかを選択できる。セレクタ-E １０１７の出力はコンパレータ１０２０へ閾値として入力される。

このようにコンパレータ１０２０に入力された閾値と電源モニタ信号の電圧レベルが一致した場合、例えば0.8Vになったと認識された場合、コンパレータ１０２０はトリガー信号を内部観測制御部１００５へ出力する。内部観測制御部１００５はトリガー信号が入力された時点を基準に、捕捉しているデバッグ信号に対し加工、蓄積等の作業を行いIO-A １０１２を通して内部情報として半導体装置１００１外部へ出力する。出力された内部情報は情報解析部１１０１に入力され、より詳細な解析を行う。

以上により、外部から任意に調整可能な閾値設定や半導体装置１００１内部のみで数種類の閾値を生成することが可能となり様々な動作解析を行うことが可能となる。

また、電源、グランド共に各内部ブロック付近からモニタしているため、精度の高い解析が可能となる。

さらに、外部のリファレンス電圧を情報解析部１１０１内部のリファレンス電圧生成部１１０２で生成することもできる。この場合、情報処理部１１０３と連携することにより、半導体装置１００１の動作中にダイナミックにリファレンス電圧を変化させたり、情報処理部１１０３が内部観測制御部１００５に出力するコントロール信号に応じたリファレンス電圧を設定したりすることが可能となり、よりきめ細かい動作解析を行うことが可能となる。

なお、本実施の形態ではコンパレータは1個のみとしてあるが、複数搭載し異なった条件のトリガー信号を活用できるようにしてもよい。

本発明にかかる半導体内部状態観測装置は、システムLSI内部の電源揺れ状態と内部動作状態を関連付けた内部状態信号を半導体外部へ出力する機構を有し、半導体が正しい動作を行っているかの検証手法として有用である。また性能改善システム調整等の用途にも応用できる。

本発明の実施の形態１における半導体内部監視装置のブロック図従来の実施の形態における半導体内部監視装置のブロック図

符号の説明

１００１半導体装置
１００２ CPU
１００３ AV処理部
１００４ストリーム処理部
１００５内部観測制御部
１００６内部バス
１００７電源パス
１００８電源端子部
１００９グランドパス
１０１０グランド端子部
１０１１ IO-B
１０１２ IO-A
１０１３セレクタ-A
１０１４セレクタ-B
１０１５セレクタ-D
１０１６セレクタ-C
１０１７セレクタ-E
１０１８ H抵抗
１０１９ L抵抗
１０２０コンパレータ
１０２１制御信号
１０２２デバッグ信号
１０２３電源入力部
１０２４グランド入力部
１１０１情報解析部
１１０２リファレンス電圧生成部
１１０３情報処理部
２００１半導体装置
２００２ CPU
２００３ AV処理部
２００４ストリーム処理部
２００５内部信号制御部
２００６内部バス
２００７電源パス
２００８電圧比較部
２００９ IO-A
２０１０ IO-D

Claims

信号線によって接続される複数の機能ブロックと、
前記機能ブロックへ電源を供給するための電源端子部およびグランド端子部と、
前記機能ブロックの電源入力部に印加される電圧をモニタする電圧モニタ信号と基準電圧であるリファレンス電圧信号とが入力され、前記電圧モニタ信号が前記リファレンス電圧信号と一致した場合に、一致信号を出力するコンパレータと、
前記一致信号をトリガーとしてデバッグ情報を収集し、前記デバッグ情報を選択的に出力する内部観測制御部と、
を備えた半導体装置。
前記内部観測制御部からの制御信号によって、複数の機能ブロックの電圧モニタ信号のうちいずれかを選択し、前記コンパレータに出力する第１のセレクタを更に備えた請求項１記載の半導体装置。
前記リファレンス電圧信号を、前記電源入力部の電圧とグランド入力部の電圧とから抵抗分圧で生成する抵抗分圧用回路を更に備えたことを特徴とする請求項１または２記載の半導体装置。
前記リファレンス電圧信号を、前記半導体装置外部から供給される外部リファレンス電圧と前記グランド入力部の電圧とから抵抗分圧で生成する抵抗分圧用回路を更に備えたことを特徴とする請求項１または２記載の半導体装置。
前記内部観測制御部からの制御信号によって、前記電源入力部の電圧と前記外部リファレンス電圧のいずれかを選択し、前記抵抗分圧用回路へ出力する第２のセレクタを更に備えたことを特徴とする請求項３または４記載の半導体装置。
前記抵抗分圧用回路が抵抗値の異なる複数の抵抗で構成され、
前記内部観測制御部からの制御信号によって、いずれかの抵抗を選択する第３のセレクタを更に備えたことを特徴とする請求項３〜５のいずれかに記載の半導体装置。
前記内部観測制御部からの制御信号によって、前記外部リファレンス電圧と前記抵抗分圧で生成される電圧のいずれかを選択し、前記コンパレータへ出力する第４のセレクタを更に備えたことを特徴とする請求項３〜６のいずれかに記載の半導体装置。
前記抵抗分圧用回路は、前記複数の機能ブロックのグランド入力部からのグランドモニタ信号を入力とすることを特徴とする請求項３〜７のいずれかに記載の半導体装置。
前記内部観測制御部からの制御信号によって、前記複数の機能ブロックからのグランドモニタ信号のうちいずれかを選択し、前記抵抗分圧用回路に出力する第５のセレクタを更に備えたことを特徴とする請求項８記載の半導体装置。
請求項１〜９のいずれかに記載の半導体装置から外部に出力されるデバッグ情報を処理する情報処理部を備えた半導体内部状態観測装置。
前記半導体装置が参照する外部リファレンス電圧を生成するリファレンス電圧生成部を更に備えたことを特徴とする請求項１０記載の半導体内部状態観測装置。
前記情報処理部が、前記半導体装置の内部観測制御部に対し、動作条件設定用コントロール信号を出力することを特徴とする請求項１０または１１記載の半導体内部状態観測装置。