JP2000266822A - 半導体試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 生成しＤＵＴに出力するアナログ電圧や波形
等の諸特性が規格を満足しているか否かを自己診断でき
るアナログ測定部を有する半導体試験装置。 【解決手段】 テストプロセッサで装置全体の制御を
行い、アナログ測定部を有する半導体試験装置であっ
て、ＤＵＴとは接続させず、ＤＵＴに出力するアナロ
グ電圧及びアナログ波形の出力ピンである被測定ピン
と、ＤＵＴからの応答信号を入力するデジタイザの入力
ピンである波形測定ピンとの間を配線して接続している
専用パフォーマンスボードと、専用パフォーマンスボ
ードの波形測定ピンから入力したアナログ電圧や波形等
の１以上のアナログ信号をデジタイズしＦＦＴ演算処理
して諸特性を求め、処理結果でアナログ信号の合否判定
を行い表示させる制御を行なうテストプロセッサと、か
ら成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アナログＬＳＩ
やミクスドＬＳＩを試験するためのアナログ測定部を有
する半導体試験装置において、本装置内で生成し出力す
るアナログ電圧やアナログ波形の諸特性、例えばノイズ
レベルを自動的に測定する半導体試験装置に関する。

【０００２】

【従来の技術】半導体ＬＳＩの発展はめざましく、以前
はＬＳＩの機能毎にロジックＬＳＩやメモリＬＳＩやア
ナログＬＳＩやリニアＬＳＩ等と分類されていて、現在
でも存在するが、更に「ミクスドＬＳＩ」として統合さ
れたＬＳＩも出現している。例えば、１チップのテレビ
用ＬＳＩやオーディオ用ＬＳＩやＤＳＰや通信用ＬＳＩ
のＭＯＤＥＭやＣＯＤＥＣなどが典型的なデバイスであ
る。これらのミクスドＬＳＩは、ロジック部門に加えて
Ａ／ＤコンバータやＤ／Ａコンバータなどが内蔵されて
いるアナログ・デジタル混在ＬＳＩである。

【０００３】上記のミクスドＬＳＩを試験するためにミ
クスド半導体試験装置がある。アナログＬＳＩのみを試
験するためのアナログ半導体試験装置もある。更に、最
近ではデジタル半導体試験装置にアナログ回路の試験も
行う部門を装備した装置も出現している。本明細書で
は、これらを総称して「半導体試験装置」ということに
するが、この発明はこれら半導体試験装置から被試験デ
バイス（ＤＵＴ；DeviceUnder Test 、以後「ＤＵＴ」
という）に出力するアナログ信号の諸特性、例えばノイ
ズレベルをチェックし合否判定するものである。先ず、
従来のミクスド半導体試験装置について説明する。

【０００４】図３に、従来のミクスド半導体試験装置の
概略ブロック図を、図６に概略外観図を示す。大きく分
類すると、ワーク・ステーション（ＥＷＳ）５０とメイ
ンフレーム（ＭＦ）３０とテストヘッド（ＴＨ）２０と
から構成されている。ワーク・ステーション５０は、オ
ペレータが操作するところであって、テストプロセッサ
５１や表示部５２やキーボードなどの入出力手段を有し
ている。テストプロセッサ５１は装置全体の制御を行
い、テスタバス５３を介して各ユニットに制御データを
与える。このテストプロセッサ５１はメインフレーム３
０に設けてもよく、このときはワーク・ステーション５
０でこれに命令を与える。

【０００５】メインフレーム３０は、ミクスド半導体試
験装置の主構成を成すところであって、主にアナログ測
定部３１とデジタル測定部４１とがある。メインフレー
ム３０内の各ユニットは、テスタバス５３でテストプロ
セッサ５１と結ばれ、データの授受を行っている。それ
ぞれについて簡単に説明する。

【０００６】アナログ測定部３１には、任意のアナログ
波形信号を発生する任意波形発生器（ＡＷＧ；Arbitrar
y Waveform Generator）３２や、アナログ信号をデジタ
ル信号に変換するデジタイザ（ＤＧＴ；Digitizer ）３
３や、任意のハイレベル基準電圧（ＶＲＨ）を発生する
ハイレベル基準電圧発生器３４や、任意のローレベル基
準電圧（ＶＲＬ）を発生するローレベル基準電圧発生器
３５等が含まれている。後述するが、アナログ測定部３
１は本装置で生成したアナログ信号をＤＵＴ（被試験デ
バイス）２２に与え、ＤＵＴからの応答信号を処理し合
否判定したりしてＤＵＴ２２のアナログ部門の測定を行
う。

【０００７】デジタル測定部４１には、試験する論理パ
ターンを生成するパターン発生器（ＰＧ）４４や、パタ
ーンのタイミングを生成するタイミング発生器（ＴＧ）
４３や、論理パターンをＤＵＴ２２に与える試験信号に
変換する波形整形器（ＦＭＴ）４２や、ＤＵＴの応答信
号を比較するコンパレータ（ＣＯＭＰ）４５等が含まれ
ており、ＤＵＴ２２のロジック部門の測定を行う。

【０００８】テストヘッド２０には、パフォーマンスボ
ード（ＰＢ）２１が装着されて、ＤＵＴ２２と信号のや
り取りを行い、ＤＵＴ２２を試験する。パフォーマンス
ボード２１とメインフレーム３０のアナログ測定部３１
やデジタル測定部４１との間にはそれぞれケーブルで接
続されている。

【０００９】図４に、ミクスドＬＳＩであるＤＵＴ２２
を測定する概念図を示す。ＤＵＴ２２のロジック部門２
３には、デジタル測定部４１の波形整形器４２からのテ
スト信号が与えられ、その応答信号はコンパレータ４５
で電圧比較され、パターン比較器で期待値と比較されて
良否が判定される。

【００１０】Ａ／Ｄコンバータ部門２４にはアナログ測
定部３１のＡＷＧ３２から任意のアナログ波形が与えら
れ、ＤＵＴ２２でデジタル化されたデジタル値をバッフ
ァメモリであるＤＣＡＰ（Data Caputre）３６に記憶さ
せ、後に良否が判定される。

【００１１】Ｄ／Ａコンバータ部門２５には、アナログ
測定部３１のハイレベル基準電圧発生器３４からＨ端子
にハイレベルの基準電圧（ＶＲＨ）が、ローレベル基準
電圧発生器３５からＬ端子にローレベルの基準電圧（Ｖ
ＲＬ）が与えられ、ＤＵＴ２２は入力デジタル信号に対
応するアナログ信号を発生する。ＤＵＴ２２から出力さ
れるアナログ信号はデジタイザ（ＤＧＴ）３３でデジタ
ル化されて良否が判定される。デジタイザ３３の出力デ
ータはＦＦＴ（高速フーリエ変換）演算手段でデータ処
理して良否判定することもある。

【００１２】この基準電圧を発生する基準電圧発生器３
４や３５は、一般にＤ／Ａコンバータとバッファアンプ
とで構成されている。図５（Ａ）に基準電圧発生器３４
や３５の一例の構成図を示す。Ｄ／Ａコンバータで発生
したアナログ電圧は差動アンプＡで増幅されて出力され
る。抵抗Ｒ１とＲ２が等しいときの増幅度は１である。
コンデンサＣは周波数補正用のコンデンサである。

【００１３】基準電圧発生器３４の出力電圧は、一定で
あることが望ましい。この一定電圧をＦＦＴ演算して、
周波数特性に換算すると、図５（Ｂ）に示すように、Ｄ
Ｃ成分を除き、ランダムノイズレベルａのみの周波数特
性となる。しかしながら、状況によっては、図５（Ｃ）
に示すように、ある周波数、例えばｆ１で発振してしま
う場合がある。これは、Ｄ／Ａコンバータやケーブルを
含む周辺回路とで発振回路が構成されていた場合であ
る。また、図５（Ｄ）に示すように、例えばｆ２近傍で
ノイズの山が発生していることもある。ノイズの山は、
アナログ回路の周波数特性が悪い場合に発生する。例え
ば、図５（Ａ）において、周波数補正用のコンデンサＣ
が破損していたり、接続不良の場合などで発生する。

【００１４】基準電圧の周波数特性が、図５（Ｃ）や図
５（Ｄ）のように悪いと正しい試験ができなくなる。同
様に、任意波形発生器３２で発生させるアナログ波形の
周波数特性やレベル特性も正常でなければならない。そ
こで、アナログ測定部３１を有する半導体試験装置で
は、製品出荷前や異常現象の発生時には必ずアナログ信
号の諸特性の検査がある。特にノイズレベルチェックは
必要である。

【００１５】半導体試験装置は、一般的にロジック部門
のシステム診断プログラムを有しており、ロジック回路
の自己診断は容易に行うことができるが、従来の本装置
ではアナログ関係の自己診断はプログラムで行うことは
できない。そこで、外部計測器２８、例えばオッシロス
コープやスペクトラムアナライザやＦＦＴや電圧計など
を用いて測定している。

【００１６】図６にアナログ関係の諸特性、例えばノイ
ズレベルの測定例の外観図を示す。外部計測器２８を用
い、パフォーマンスボード２１のチェックポイントに外
部計測器２８の測定プローブを接触させて波形を観測
し、アナログ電圧あるいはアナログ波形の周波数特性を
検査している。この測定の際に、パフォーマンスボード
２１のＤＵＴ２２によって周波数特性が影響を受ける場
合が多く、ＤＵＴ２２及びＤＵＴソケットを取り除いた
専用のパフォーマンスボードに取り替え、本装置のみの
周波数特性やレベル特性を検査する必要があり、一般的
には専用のパフォーマンスボードを用いてチェックして
いる。

【００１７】半導体試験装置による半導体ＩＣや半導体
ＬＳＩなどの検査は、ＤＵＴ２２の製品検査のみなら
ず、ＤＵＴの製造過程におけるウェハ段階でも行われ
る。ウェハ段階における検査では、ＤＵＴソケットを搭
載したパフォーマンスボード２１を替えて、ウェハに接
触するプローブピンを搭載したプローブカードに置き換
えられる。この場合のアナログ電圧等のチェック方法
は、上述したパフォーマンスボードの場合と同様にプロ
ーブピンの無い専用のプローブカードを用いて外部計測
器でもってチェックしている。

【００１８】

【発明が解決しようとする課題】ＤＵＴ２２である半導
体ＬＳＩ等は、ほとんどの電子機器に基本的な電子部品
として数多く使用されている。このＤＵＴ２２が不良品
のまま販売されて多くの電子機器に使用され、使用した
デバイスの一つにでも不良品があると、その修理に莫大
な費用と時間を要し、多くの問題を生ずる。そこで、半
導体ＬＳＩ等の製造メーカは、半導体試験装置を用いて
全てのＤＵＴ２２を製造のウェハ段階と製品の出荷段階
で良否の検査をして出荷されている。

【００１９】半導体試験装置のメーカにおいても、製品
について厳密な検査を行って顧客に出荷し、設置してい
る。この検査の一つにアナログ測定部３１を有する半導
体試験装置のアナログ信号諸特性の検査がある。この明
細書では、ノイズレベルのチェックについて主に説明す
る。ノイズレベルの厳密なチェックは、前述したよう
に、先ずパフォーマンスボード（ＰＢ）をＤＵＴ測定用
ＰＢからノイズチェック用ＰＢに交換する。次に外部計
測器２８を用いて各被測定点のチェックポイントにプロ
ーブを当ててノイズレベルを測定する。

【００２０】上述した従来のノイズレベルのチェック方
法では、チェック時に外部計測器２８を必要とし、被測
定点のチェックポイントが多い場合には、全ポイントを
チェックするために手間がかかり、長時間を必要とす
る。更に、ノイズレベルの合否判定を測定者が実施しな
ければならない等々の欠点があった。これらの欠点があ
っても、製品出荷前の検査時や異常時の検査のみでは、
さほど問題とはならなかった。

【００２１】しかしながら、前述したように、顧客の半
導体ＬＳＩ等のメーカでは、一つの不良デバイスの出荷
も許されないので、本装置が生成するアナログ信号の諸
特性、特にノイズレベルのチェックを半導体試験装置の
出荷時や設置時のチェックのみではなく、定期的にチェ
ックができる半導体試験装置が望まれていた。この発明
の目的は、アナログ測定部を有する半導体試験装置にお
いて、アナログ電圧やアナログ波形の諸特性、例えばノ
イズレベルが規格を満足しているか否かのチェックを、
短時間で自己診断でき、定期的なノイズレベルのチェッ
クができる半導体試験装置を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、ＤＵＴは搭載させずにアナログ電圧出
力やアナログ波形出力の被測定ピンと、デジタイザに入
力させる波形測定ピンとの間を配線して接続した、例え
ばプリント配線した専用パフォーマンスボードを準備
し、実装する。被測定ピンと波形測定ピンの数は必要
数、つまり複数でもよく、対応するピン間を配線してい
る。製造工程のウェハ段階での検査では、専用パフォー
マンスボードを替えて、被測定ピンと波形測定ピンとの
間を配線した専用プローブカードを用いる。この場合も
プローブピンは排除し、ＤＵＴとは接触させない。

【００２３】更に、アナログ測定部を有する半導体試験
装置内部のアナログ信号測定手段、例えばデジタイザや
ＦＦＴ演算手段や表示部などを有効に利用して、半導体
試験装置内部にＦＦＴ測定手段を構成する。一般的にこ
れらの半導体試験装置はＦＦＴ演算手段を有している
が、無い場合には追加して設ける。

【００２４】更に、アナログ信号測定プログラムを準備
してテストプロセッサで装置全体を制御させる。つま
り、周波数特性やノイズレベルの測定手順は既存のテス
トプロセッサで制御させる。被測定ピンが多い場合には
既存のマルチプレクサで順次選択、切換して自動的に測
定する。被測定アナログ電圧やアナログ波形は、直接デ
ジタイザでデジタル化され、ＦＦＴ演算手段でアナログ
信号レベルの時間的変化を周波数的変化に変換させる。
このＦＦＴ処理後に周波数特性を表示したり、ノイズレ
ベルを演算したりして、予め設定した規格、例えばノイ
ズレベルの規格と比較し、合否判定を自動的に行う。

【００２５】次に、この発明の構成について述べる。第
１発明は基本的な発明である。つまり、テストプロセ
ッサで装置全体の制御を行い、アナログ測定部を有する
半導体試験装置であって、ＤＵＴとは接続させず、該
ＤＵＴに出力するアナログ電圧及びアナログ波形の出力
ピンである被測定ピンと、該ＤＵＴからの応答信号を入
力するデジタイザの入力ピンである波形測定ピンとの間
を配線して接続している専用パフォーマンスボードと、
上記専用パフォーマンスボードの波形測定ピンから入
力したアナログ電圧及びアナログ波形の１以上のアナロ
グ信号をデジタイズし、ＦＦＴ演算処理し周波数特性や
レベル特性を求め、ＦＦＴ演算処理結果でアナログ信号
の合否判定を行い、表示させる制御を行なう上記テスト
プロセッサと、を具備している半導体試験装置である。

【００２６】第２発明は製造時のウェハ段階で検査して
いる際のノイズレベルのチェックである。つまり、第１
発明において、専用パフォーマンスボードを替えて、ウ
ェハ段階で検査する際のアナログ信号チェック用の専用
プローブカードであることを明記した半導体試験装置で
ある。

【００２７】

【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
外観構成図を、図２に本発明に用いる専用パフォーマン
スボードの一例の上面図を示す。まず、図１について説
明する。

【００２８】図１は本発明の一実施例の外観構成図であ
り、図６の従来の外観構成図とは、パフォーマンスボー
ドが本発明の専用パフォーマンスボード１０と置き換わ
っている。専用パフォーマンスボード１０は、ＤＵＴ２
２は搭載させずに、本装置が出力するアナログ電圧出力
や、アナログ波形出力の被測定ピンと、本装置のデジタ
イザに入力する波形測定ピンとの間を配線して接続し
た、検査専用のパフォーマンスボードである。

【００２９】更に、図示していないが、装置の制御部に
はアナログ信号測定プログラムが内蔵されており、アナ
ログ信号測定時には、その測定プログラムでテストプロ
セッサ５１を駆動させる。つまり、テストプロセッサ５
１は、アナログ信号測定プログラムの測定手順で装置全
体を制御する。

【００３０】アナログ測定部３１を有するメインフレー
ム３０は、ＤＵＴ２２のアナログ部門測定時と同様な接
続と測定を行い、ＦＦＴ演算処理して時間軸で測定した
データを、図５（Ｂ）や（Ｃ）に示すような周波数軸の
データに変換する。ＦＦＴ演算処理後のデータでもっ
て、例えばノイズレベルが装置の規格値と比較されて合
否判定され表示される。

【００３１】図２は専用パフォーマンスボード１０の一
例の上面図である。複数の被測定ピンＸｉ（ｉ＝１〜
ｎ）がある場合であり、複数の被測定ピンＸｉは複数の
波形測定ピンＹｉ（ｉ＝１〜ｎ）にそれぞれ配線され接
続されている。配線はプリント配線でよい。被測定ピン
Ｘｉは基準電圧発生器３４及び３５や任意波形発生器３
２等の出力信号ピンであり、波形測定ピンＹｉはデジタ
イザ３３の入力ピンである。一般に、半導体試験装置の
アナログ波形出力ピン数は、１０ポイントを越える場合
が多い。専用プローブカードの場合も同様である。

【００３２】この発明が実施する半導体試験装置が生成
するアナログ電圧等のレベルチェックは、言い換える
と、アナログ測定部を有する半導体試験装置が、ＤＵＴ
２２に替えて、半導体試験装置に内蔵する基準電圧発生
器３４及び３５や任意波形発生器３２等の出力アナログ
信号の諸特性、例えばノイズレベル等をＤＵＴ検査と同
じ機能で検査させていることになる。

【００３３】このアナログ電圧等のチェックの測定手順
と動作説明を重ねて簡単に説明する。チェック実施者
は、テストヘッド２０に専用パフォーマンスボード１０
を実装する。テストプロセッサ５１は、予め用意され
たアナログ測定プログラムを実行する。このプログラム
によって被測定ピンＸｉのアナログ出力波形を波形測定
ピンＹｉから取り込み、デジタイズし、ＦＦＴ演算処理
し、例えばノイズレベルを計算する。測定が必要な被
測定ピンＸｉが複数存在する場合には、それらをマルチ
プレクサで自動的に切り換えて計測する。測定された
ノイズレベル値と予め規格されたノイズレベル値とを比
較して、自動的に合否判定を行い、出力する。

【００３４】

【発明の効果】以上詳細に説明したように、従来は図６
に示すように、本装置の出力アナログ信号のノイズレベ
ルチェック等は外部計測器２８を用いて人手で測定して
いた。従って、手間がかかり、チェックに長時間を要す
るので必要時しか行えず、しかも合否判定を測定実施者
が行っていたのでバラツキもあった。

【００３５】この発明は、アナログ測定部を有する半導
体試験装置において、自己チェック用の専用パフォーマ
ンスボード１０を考案し、アナログ信号測定プログラム
でテストプロセッサ５１を駆動し、本装置のアナログ信
号発生部門の出力アナログ信号波形の検査を、あたかも
ＤＵＴ２２の試験と同様に行えるようになった。

【００３６】従って短時間で、いつでもどこでも、例え
ば客先で定期的にアナログ関係の自己診断ができるよう
になった。つまりロジック関係でのシステム診断プログ
ラムで自己診断を行うのと同等の、アナログ関係の自己
診断ができるようになった。この発明の技術的効果は大
である。

【図面の簡単な説明】

【図１】本発明の一実施例の外観構成図である。

【図２】本発明に用いる専用パフォーマンスボード１０
の一例の上面図である。

【図３】本発明を利用するアナログ測定部を有する半導
体試験装置の概略ブロック図である。

【図４】ＤＵＴ２２であるミクスドＬＳＩを試験する概
念図である。

【図５】アナログ測定部を有する半導体試験装置に内蔵
する基準電圧発生器３４、３５の一例の構成図と、ノイ
ズレベルの説明図である。図５（Ａ）は基準電圧発生器
３４の一例の構成図であり、図５（Ｂ）は望ましい出力
電圧の周波数特性の説明図であり、図５（Ｃ）はｆ１で
発振している説明図であり、図５（Ｄ）はｆ２近傍でノ
イズの山が発生している説明図である。

【図６】アナログ測定部を有する半導体試験装置の概略
外観図であり、従来のアナログ電圧波形やアナログ信号
の諸特性、例えばノイズレベルをチェックする説明図で
ある。

【符号の説明】

１０ 専用パフォーマンスボード ２０ テストヘッド（ＴＨ） ２１ パフォーマンスボード（ＰＢ） ２２ ＤＵＴ（被試験デバイス） ２８ 外部計測器 ３０ メインフレーム（ＭＦ） ３１ アナログ測定部 ３２ 任意波形発生器（ＡＷＧ；Arbitrary Waveform
Generator） ３３ デジタイザ（ＤＧＴ） ３４ ハイレベル基準電圧発生器 ３５ ローレベル基準電圧発生器 ３６ データメモリ（ＤＣＡＰ；Data Capture） ４１ デジタル測定部 ４２ 波形整形器（ＦＭＴ） ４３ タイミング発生器（ＴＧ） ４４ パターン発生器（ＰＧ） ４５ コンパレータ（ＣＯＭＰ） ５０ ワーク・ステーション（ＥＷＳ） ５１ テストプロセッサ（ＴＰ） ５２ 表示部 ５３ テスタバス Ｘｉ（ｉ＝１〜ｎ） 被測定ピン Ｙｉ（ｉ＝１〜ｎ） 波形測定ピン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 テストプロセッサで装置全体の制御を行
   い、ＤＵＴのアナログ部門を試験するアナログ測定部を
   有する半導体試験装置において、 該ＤＵＴに出力するアナログ電圧及びアナログ波形の出
   力ピンである被測定ピンと、該ＤＵＴからの応答信号を
   入力するデジタイザの入力ピンである波形測定ピンとの
   間を配線して接続しているアナログ信号チェック用の専
   用パフォーマンスボードと、 上記専用パフォーマンスボードの波形測定ピンから入力
   したアナログ電圧及びアナログ波形の１以上のアナログ
   信号をデジタイズし、ＦＦＴ演算処理して周波数特性や
   レベル特性を求め、ＦＦＴ演算処理結果でアナログ信号
   の合否判定を行なう制御をする上記テストプロセッサ
   と、 を具備することを特徴とする半導体試験装置。
2. 【請求項２】 請求項１記載の専用パフォーマンスボー
   ドに替えて、ウェハ段階で検査する際のアナログ信号チ
   ェック用の専用プローブカードであることを特徴とする
   請求項１記載の半導体試験装置。