JP3227816B2 - 中央処理装置搭載基板の試験装置 - Google Patents
中央処理装置搭載基板の試験装置Info
- Publication number
- JP3227816B2 JP3227816B2 JP20857792A JP20857792A JP3227816B2 JP 3227816 B2 JP3227816 B2 JP 3227816B2 JP 20857792 A JP20857792 A JP 20857792A JP 20857792 A JP20857792 A JP 20857792A JP 3227816 B2 JP3227816 B2 JP 3227816B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- cpu
- central processing
- address bus
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【0001】
【産業上の利用分野】この発明は中央処理装置(以下C
PUという)を搭載したプリント基板を試験する装置に
関するものである。
PUという)を搭載したプリント基板を試験する装置に
関するものである。
【0002】
【従来の技術】CPU搭載のプリント基板の試験は、基
板のハードウエア部分の機能確認が主体であり、従来次
の4種類がよく用いられている。 1.インサーキットによる試験 2.ソフトウエア開発装置を用いる試験 3.試験用ROMを用いる試験 4.製品組込み試験
板のハードウエア部分の機能確認が主体であり、従来次
の4種類がよく用いられている。 1.インサーキットによる試験 2.ソフトウエア開発装置を用いる試験 3.試験用ROMを用いる試験 4.製品組込み試験
【0003】図6は上記を実行する試験装置を示す概要
説明図である。 1.インサーキットによる試験(図6(A)) 試験対象のCPU搭載基板(1)を、剣山形接続治具(2)に
装着し、インサーキットテスタ(3)により、基板(1)に搭
載された部品を1個ずつ電気的に分離し、部品単位で試
験する。 2.ソフトウエア開発装置を用いる試験(図6(B)) 試験対象のCPU搭載基板(1)に実装されているCPU
を取り外し、代わりにソフトウエア開発装置(CPU搭
載基板(1)を動作させるソフトウエアを作成するための
装置)(4)のテストプローブ(5)を接続し、CPU搭載基
板(1)の内部回路及びアドレスマップを参照して、各回
路ブロックごとに試験する。
説明図である。 1.インサーキットによる試験(図6(A)) 試験対象のCPU搭載基板(1)を、剣山形接続治具(2)に
装着し、インサーキットテスタ(3)により、基板(1)に搭
載された部品を1個ずつ電気的に分離し、部品単位で試
験する。 2.ソフトウエア開発装置を用いる試験(図6(B)) 試験対象のCPU搭載基板(1)に実装されているCPU
を取り外し、代わりにソフトウエア開発装置(CPU搭
載基板(1)を動作させるソフトウエアを作成するための
装置)(4)のテストプローブ(5)を接続し、CPU搭載基
板(1)の内部回路及びアドレスマップを参照して、各回
路ブロックごとに試験する。
【0004】3.試験用ROMを用いる試験(図6
(C)) 試験対象のCPU搭載基板(1)に、各回路ブロックごと
の動作を確認するためのプログラムを書き込んだ試験用
ROM(6)を実装し、このプログラムによる動作状況を
各種計測器(マルチメータ、シンクロスコープ等)(7)
で測定して試験する。 4.製品組込み試験(図6(D)) 試験対象のCPU搭載基板(1)を製品(8)に組込み、製品
(8)を製品試験装置(9)を用いて試験することで、CPU
搭載基板(1)の単体試験とする。
(C)) 試験対象のCPU搭載基板(1)に、各回路ブロックごと
の動作を確認するためのプログラムを書き込んだ試験用
ROM(6)を実装し、このプログラムによる動作状況を
各種計測器(マルチメータ、シンクロスコープ等)(7)
で測定して試験する。 4.製品組込み試験(図6(D)) 試験対象のCPU搭載基板(1)を製品(8)に組込み、製品
(8)を製品試験装置(9)を用いて試験することで、CPU
搭載基板(1)の単体試験とする。
【0005】
【発明が解決しようとする課題】上記のような従来のC
PU搭載基板の試験装置では、CPU搭載基板(1)の機
能を細分化して試験するものが主体となっているため、
基板(1)の動作状況を大局的に確認することができず、
試験及び故障解析に多大な時間及び労力を必要とする。
搭載されたソフトウェアに関する試験についても、試験
の充足度を知ることが困難である等の問題点がある。
PU搭載基板の試験装置では、CPU搭載基板(1)の機
能を細分化して試験するものが主体となっているため、
基板(1)の動作状況を大局的に確認することができず、
試験及び故障解析に多大な時間及び労力を必要とする。
搭載されたソフトウェアに関する試験についても、試験
の充足度を知ることが困難である等の問題点がある。
【0006】この発明は上記問題点を解消するためにな
されたもので、CPU搭載基板の挙動を大局的に把握す
ることができ、かつソフトウエアに関する試験の充足度
を認識できるようにしたCPU搭載基板の試験装置を提
供することを目的とする。
されたもので、CPU搭載基板の挙動を大局的に把握す
ることができ、かつソフトウエアに関する試験の充足度
を認識できるようにしたCPU搭載基板の試験装置を提
供することを目的とする。
【0007】
【課題を解決するための手段】この発明に係るCPU搭
載基板の試験装置は、CPU搭載基板の命令取り込み周
期ごとにアドレスバス信号を保持する保持回路と、この
保持回路で保持されたアドレスバス信号をアナログ値に
変換して出力するコンバータと、このコンバータの出力
を連続的に表示する表示器とを設けたものである。
載基板の試験装置は、CPU搭載基板の命令取り込み周
期ごとにアドレスバス信号を保持する保持回路と、この
保持回路で保持されたアドレスバス信号をアナログ値に
変換して出力するコンバータと、このコンバータの出力
を連続的に表示する表示器とを設けたものである。
【0008】
【作用】この発明においては、命令取り込み周期ごと
に、次に実行する命令が格納されているメモリアドレス
を示すアドレスバス信号を、アナログ値に変換して連続
的に表示するようにしたため、CPUはどのメモリのア
ドレスの命令を実行しているかがアナログ値で認識可能
である。
に、次に実行する命令が格納されているメモリアドレス
を示すアドレスバス信号を、アナログ値に変換して連続
的に表示するようにしたため、CPUはどのメモリのア
ドレスの命令を実行しているかがアナログ値で認識可能
である。
【0009】
実施例1.図1〜図5はこの発明の一実施例を示す図
で、図1はブロック線図、図2は試験時の機器配置図、
図3は試験動作フローチャート、図4はプログラム実行
説明図及び正常時の出力波形図、図5は異常時の出力波
形図であり、従来装置と同様の部分は同一符号で示す。
で、図1はブロック線図、図2は試験時の機器配置図、
図3は試験動作フローチャート、図4はプログラム実行
説明図及び正常時の出力波形図、図5は異常時の出力波
形図であり、従来装置と同様の部分は同一符号で示す。
【0010】図1及び図2において、(11)はZ80系C
PUで、端子A0〜A15にアドレスバス(16ビッ
ト)(12)が接続され、端子D0〜D7にデータバス(8
ビット)(13)が接続され、端子バーM1から命令取り込
み周期判定用信号(14)が出力される。また、試験用RO
M(6)は図3に示すフローチャートのプログラムを格納
しており、アドレスバス(12)及びデータバス(13)に接続
されている。(15)はアドレスバス(12)に接続されかつ命
令取り込み周期判定用信号(14)が入力される試験回路、
(16)は命令取り込み周期のアドレスバス(12)の信号を保
持する保持回路、(17)は保持回路(16)が保持した信号を
アナログ電圧に変換する高速D/Aコンバータ、(18)は
上記アナログ電圧の波形を表示するシンクロスコープで
ある。
PUで、端子A0〜A15にアドレスバス(16ビッ
ト)(12)が接続され、端子D0〜D7にデータバス(8
ビット)(13)が接続され、端子バーM1から命令取り込
み周期判定用信号(14)が出力される。また、試験用RO
M(6)は図3に示すフローチャートのプログラムを格納
しており、アドレスバス(12)及びデータバス(13)に接続
されている。(15)はアドレスバス(12)に接続されかつ命
令取り込み周期判定用信号(14)が入力される試験回路、
(16)は命令取り込み周期のアドレスバス(12)の信号を保
持する保持回路、(17)は保持回路(16)が保持した信号を
アナログ電圧に変換する高速D/Aコンバータ、(18)は
上記アナログ電圧の波形を表示するシンクロスコープで
ある。
【0011】次に、この実施例の動作を図3〜図5を参
照して説明する。CPU搭載基板(1)の試験に先立っ
て、試験用ROM(6)を装着し、基板(1)と試験回路(15)
及び試験回路(15)とシンクロスコープ(18)をそれぞれ接
続する。試験用ROM(6)には、図3に示すようにステ
ップ(21)で周辺LSI(大規模集積回路)の初期設定
後、ステップ(22A)〜(22N)でNOP命令(アドレスを一
つ進める)を連続して行い、最終アドレスに到達した
ら、ステップ(23)でNOP命令の最初のステップ(22A)
に戻るようなプログラムが書き込まれている。このプロ
グラムはデータバス(13)によりCPU(11)に取り込ま
れ、CPU(11)はこのプログラムに従ってアドレスバス
(12)の信号を図4(A)に示すように出力する。
照して説明する。CPU搭載基板(1)の試験に先立っ
て、試験用ROM(6)を装着し、基板(1)と試験回路(15)
及び試験回路(15)とシンクロスコープ(18)をそれぞれ接
続する。試験用ROM(6)には、図3に示すようにステ
ップ(21)で周辺LSI(大規模集積回路)の初期設定
後、ステップ(22A)〜(22N)でNOP命令(アドレスを一
つ進める)を連続して行い、最終アドレスに到達した
ら、ステップ(23)でNOP命令の最初のステップ(22A)
に戻るようなプログラムが書き込まれている。このプロ
グラムはデータバス(13)によりCPU(11)に取り込ま
れ、CPU(11)はこのプログラムに従ってアドレスバス
(12)の信号を図4(A)に示すように出力する。
【0012】試験回路(15)内の保持回路(16)はアドレス
バス(12)から入力される信号の内、命令取り込み周期の
信号だけを、命令取り込み周期判定用信号(14)に基づい
て選択し、次の命令取り込み周期まで保持する。このア
ドレス信号は図4(A)に示すように、アドレス値「00
40H」からディジタル的に増加してアドレス値「FFF
FH」に至り、再度アドレス値「0040H」に戻って、
これが繰り返される。そして、このディジタル信号が高
速D/Aコンバータ(17)でアナログ信号に変換され、正
常時は図4(B)に示すような鋸歯状波の電圧が出力され
る。この出力波形はシンクロスコープ(18)に表示され
る。また、異常時には、コンバータ(17)の出力波形は、
アドレスバス(12)の故障時には図5(A)のように、デー
タバス(13)の故障時には図5(B)のようになる。アドレ
スバス(12)の故障時には、波形異常部の電圧値をアドレ
ス値に換算すれば、故障部位を特定する手掛りとするこ
とが可能となる。
バス(12)から入力される信号の内、命令取り込み周期の
信号だけを、命令取り込み周期判定用信号(14)に基づい
て選択し、次の命令取り込み周期まで保持する。このア
ドレス信号は図4(A)に示すように、アドレス値「00
40H」からディジタル的に増加してアドレス値「FFF
FH」に至り、再度アドレス値「0040H」に戻って、
これが繰り返される。そして、このディジタル信号が高
速D/Aコンバータ(17)でアナログ信号に変換され、正
常時は図4(B)に示すような鋸歯状波の電圧が出力され
る。この出力波形はシンクロスコープ(18)に表示され
る。また、異常時には、コンバータ(17)の出力波形は、
アドレスバス(12)の故障時には図5(A)のように、デー
タバス(13)の故障時には図5(B)のようになる。アドレ
スバス(12)の故障時には、波形異常部の電圧値をアドレ
ス値に換算すれば、故障部位を特定する手掛りとするこ
とが可能となる。
【0013】実施例2.試験回路(15)を従来の製品組込
み試験に適用することも可能である。この場合のコンバ
ータ(17)の出力波形は、製品の動作に応じた特有のもの
となり、製品の動作に応じた出力波形を採取することに
より、製品のソフトウエアに対する試験の充足度が把握
できる。
み試験に適用することも可能である。この場合のコンバ
ータ(17)の出力波形は、製品の動作に応じた特有のもの
となり、製品の動作に応じた出力波形を採取することに
より、製品のソフトウエアに対する試験の充足度が把握
できる。
【0014】実施例3.試験回路(15)をCPU搭載基板
(1)内に組込むことも可能である。このようにすれば、
基板(1)の動作状況を確認する監視機能を持たせること
ができる。これは、市場に出荷された製品を保守・点検
する場合に有用なものとなる。
(1)内に組込むことも可能である。このようにすれば、
基板(1)の動作状況を確認する監視機能を持たせること
ができる。これは、市場に出荷された製品を保守・点検
する場合に有用なものとなる。
【0015】実施例4.実施例1では、Z80系CPU
搭載基板(1)について説明したが、8085系その他の
CPU搭載基板でも、命令取り込み周期の判定が可能な
ものであれば適用可能である。
搭載基板(1)について説明したが、8085系その他の
CPU搭載基板でも、命令取り込み周期の判定が可能な
ものであれば適用可能である。
【0016】
【発明の効果】以上説明したとおりこの発明では、CP
U搭載基板の命令取り込み周期ごとのアドレスバス信号
を保持して、これをアナログ値に変換して連続的に表示
するようにしたので、CPUはどのメモリのアドレスの
命令を実行しているかが認識可能となり、CPU搭載基
板の良否判定、不良解析、故障解析、動作監視等を容易
にできる効果がある。
U搭載基板の命令取り込み周期ごとのアドレスバス信号
を保持して、これをアナログ値に変換して連続的に表示
するようにしたので、CPUはどのメモリのアドレスの
命令を実行しているかが認識可能となり、CPU搭載基
板の良否判定、不良解析、故障解析、動作監視等を容易
にできる効果がある。
【図面の簡単な説明】
【図1】この発明の実施例1を示すブロック線図。
【図2】この発明の実施例1を示す試験時の機器配置
図。
図。
【図3】図1の試験用ROMによる試験動作フローチャ
ート。
ート。
【図4】図3による動作説明図で、(A)はプログラム実
行説明図、(B)は正常時の高速D/Aコンバータの出力
波形図。
行説明図、(B)は正常時の高速D/Aコンバータの出力
波形図。
【図5】この発明の実施例1による異常時の高速D/A
コンバータの出力波形図で、(A)はアドレスバス故障
時、(B)はデータバス故障時。
コンバータの出力波形図で、(A)はアドレスバス故障
時、(B)はデータバス故障時。
【図6】従来のCPU搭載基板の試験装置を示す概要説
明図。
明図。
1 中央処理装置(CPU)、 6 試験用ROM、
11 中央処理装置(CPU)、 12 アドレ
スバス、 14 命令取り込み周期判定用信号、
15 試験回路、 16 保持回路、 17 コン
バータ(高速D/Aコンバータ)、 18 表示装置
(シンクロスコープ)。
11 中央処理装置(CPU)、 12 アドレ
スバス、 14 命令取り込み周期判定用信号、
15 試験回路、 16 保持回路、 17 コン
バータ(高速D/Aコンバータ)、 18 表示装置
(シンクロスコープ)。
Claims (1)
- 【請求項1】 メモリに格納された命令を取り込んで演
算処理する中央処理装置が搭載され、この中央処理装置
に接続されたアドレスバスに、上記命令取り込み周期ご
とに上記メモリのアドレスを示す信号を出力することに
よって基板を試験する装置において、上記命令取り込み
周期ごとに上記アドレスバス信号を保持する保持回路
と、この保持回路で保持された上記アドレスバス信号を
アナログ値に変換して出力するコンバータと、このコン
バータの出力を連続的に表示する表示器とを備えたこと
を特徴とする中央処理装置搭載基板の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20857792A JP3227816B2 (ja) | 1992-07-14 | 1992-07-14 | 中央処理装置搭載基板の試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20857792A JP3227816B2 (ja) | 1992-07-14 | 1992-07-14 | 中央処理装置搭載基板の試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0634711A JPH0634711A (ja) | 1994-02-10 |
JP3227816B2 true JP3227816B2 (ja) | 2001-11-12 |
Family
ID=16558492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20857792A Expired - Fee Related JP3227816B2 (ja) | 1992-07-14 | 1992-07-14 | 中央処理装置搭載基板の試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3227816B2 (ja) |
-
1992
- 1992-07-14 JP JP20857792A patent/JP3227816B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0634711A (ja) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633812A (en) | Fault simulation of testing for board circuit failures | |
US20070226555A1 (en) | Graphical presentation of semiconductor test results | |
KR20090046463A (ko) | 분산제어시스템 입,출력 모듈 시험장치 | |
JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
JP3227816B2 (ja) | 中央処理装置搭載基板の試験装置 | |
JPH02189476A (ja) | 電子回路の測定方法 | |
JPH10170585A (ja) | 回路基板検査方法 | |
JP2583057B2 (ja) | Icテストシステム | |
JP3238902B2 (ja) | 給湯機の故障診断システム | |
JPS63252271A (ja) | 半導体検査装置 | |
JP2009069036A (ja) | プリント基板の不良解析システム | |
JP2765096B2 (ja) | 電気系コネクタの接続良否診断装置及び診断方法 | |
JP2000266822A (ja) | 半導体試験装置 | |
JP3215600B2 (ja) | Ic試験装置 | |
JPH0333662A (ja) | ロボットコントローラの検査方法 | |
JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
JPH08315597A (ja) | Ic試験装置 | |
JP2000266816A (ja) | 半導体装置の試験方法 | |
JPH09264924A (ja) | Ic検査装置 | |
JPH08114650A (ja) | 半導体集積回路試験装置 | |
JPH02124477A (ja) | 故障解析装置 | |
JP2002267718A (ja) | Icテスタ用テストプログラムのデバッグ方法、並びに簡易疑似icテスタ | |
JPH01244545A (ja) | 不良診断方式 | |
JPS6180070A (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |