JPH0634711A

JPH0634711A - 中央処理装置搭載基板の試験装置

Info

Publication number: JPH0634711A
Application number: JP4208577A
Authority: JP
Inventors: Koei Kato; 光栄加藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-07-14
Filing date: 1992-07-14
Publication date: 1994-02-10
Anticipated expiration: 2016-11-12
Also published as: JP3227816B2

Abstract

(57)【要約】【目的】ＣＰＵ搭載基板の挙動を大局的に把握し、試
験及び故障解析を容易にする。【構成】試験対象のＣＰＵ搭載基板(1)に、試験用プ
ログラムが書き込まれた試験用ＲＯＭ(6)を装着する。
アドレスバス(12)に出力されるアドレスバス信号の内、
命令取り込み周期判定用信号(14)に基づいて、命令取り
込み周期のアドレスバス信号を保持回路(16)で保持し、
これを高速Ｄ／Ａコンバータ(17)で電圧に変換して出力
する。命令取り込み周期のアドレスバス信号はＣＰＵ(1
1)が次に実行する命令が格納されているメモリアドレス
を示しているため、これをアナログ変換することによ
り、命令を実行しているメモリアドレスが分かる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は中央処理装置（以下Ｃ
ＰＵという）を搭載したプリント基板を試験する装置に
関するものである。

【０００２】

【従来の技術】ＣＰＵ搭載のプリント基板の試験は、基
板のハードウエア部分の機能確認が主体であり、従来次
の４種類がよく用いられている。１．インサーキットによる試験２．ソフトウエア開発装置を用いる試験３．試験用ＲＯＭを用いる試験４．製品組込み試験

【０００３】図６は上記を実行する試験装置を示す概要
説明図である。１．インサーキットによる試験（図６(Ａ)）試験対象のＣＰＵ搭載基板(1)を、剣山形接続治具(2)に
装着し、インサーキットテスタ(3)により、基板(1)に搭
載された部品を１個ずつ電気的に分離し、部品単位で試
験する。２．ソフトウエア開発装置を用いる試験（図６(Ｂ)）試験対象のＣＰＵ搭載基板(1)に実装されているＣＰＵ
を取り外し、代わりにソフトウエア開発装置（ＣＰＵ搭
載基板(1)を動作させるソフトウエアを作成するための
装置）(4)のテストプローブ(5)を接続し、ＣＰＵ搭載基
板(1)の内部回路及びアドレスマップを参照して、各回
路ブロックごとに試験する。

【０００４】３．試験用ＲＯＭを用いる試験（図６
(Ｃ)）試験対象のＣＰＵ搭載基板(1)に、各回路ブロックごと
の動作を確認するためのプログラムを書き込んだ試験用
ＲＯＭ(6)を実装し、このプログラムによる動作状況を
各種計測器（マルチメータ、シンクロスコープ等）(7)
で測定して試験する。４．製品組込み試験（図６(Ｄ)）試験対象のＣＰＵ搭載基板(1)を製品(8)に組込み、製品
(8)を製品試験装置(9)を用いて試験することで、ＣＰＵ
搭載基板(1)の単体試験とする。

【０００５】

【発明が解決しようとする課題】上記のような従来のＣ
ＰＵ搭載基板の試験装置では、ＣＰＵ搭載基板(1)の機
能を細分化して試験するものが主体となっているため、
基板(1)の動化状況を大局的に確認することができず、
試験及び故障解析に多大な時間及び労力を必要とする。
搭載されたソフトウエアに関する試験についても、試験
の充足度を知ることが困難である等の問題点がある。

【０００６】この発明は上記問題点を解消するためにな
されたもので、ＣＰＵ搭載基板の挙動を大局的に把握す
ることができ、かつソフトウエアに関する試験の充足度
を認識できるようにしたＣＰＵ搭載基板の試験装置を提
供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るＣＰＵ搭
載基板の試験装置は、ＣＰＵ搭載基板の命令取り込み周
期のアドレスバス信号を保持する保持回路と、この保持
回路で保持されたアドレスバス信号をアナログ値に変換
して出力するコンバータとを設けたものである。

【０００８】

【作用】この発明においては、命令取り込み周期に、次
に実行する命令が格納されているメモリアドレスを示す
アドレスバス信号を、アナログ値に変換するようにした
ため、ＣＰＵはどのメモリのアドレスの命令を実行して
いるかがアナログ値で認識可能とある。

【０００９】

【実施例】

実施例１．図１〜図５はこの発明の一実施例を示す図
で、図１はブロック線図、図２は試験時の機器配置図、
図３は試験動作フローチャート、図４はプログラム実行
説明図及び正常時の出力波形図、図５は異常時の出力波
形図であり、従来装置と同様の部分は同一符号で示す。

【００１０】図１及び図２において、(11)はＺ８０系Ｃ
ＰＵで、端子Ａ０〜Ａ１５にアドレスバス（１６ビッ
ト）(12)が接続され、端子Ｄ０〜Ｄ７にデータバス（８
ビット）(13)が接続され、端子バーＭ１から命令取り込
み周期判定用信号(14)が出力される。また、試験用ＲＯ
Ｍ(6)は図３に示すフローチャートのプログラムを格納
しており、アドレスバス(12)及びデータバス(13)に接続
されている。(15)はアドレスバス(12)に接続されかつ命
令取り込み周期判定用信号(14)が入力される試験回路、
(16)は命令取り込み周期のアドレスバス(12)の信号を保
持する保持回路、(17)は保持回路(16)が保持した信号を
アナログ電圧に変換する高速Ｄ／Ａコンバータ、(18)は
上記アナログ電圧の波形を表示するシンクロスコープで
ある。

【００１１】次に、この実施例の動作を図３〜図５を参
照して説明する。ＣＰＵ搭載基板(1)の試験に先立っ
て、試験用ＲＯＭ(6)を装着し、基板(1)と試験回路(15)
及び試験回路(15)とシンクロスコープ(18)をそれぞれ接
続する。試験用ＲＯＭ(6)には、図３に示すようにステ
ップ(21)で周辺ＬＳＩ（大規模集積回路）の初期設定
後、ステップ(22A)〜(22N)でＮＯＰ命令（アドレスを一
つ進める）を連続して行い、最終アドレスに到達した
ら、ステップ(23)でＮＯＰ命令の最初のステップ(22A)
に戻るようなプログラムが書き込まれている。このプロ
グラムはデータバス(13)によりＣＰＵ(11)に取り込ま
れ、ＣＰＵ(11)はこのプログラムに従ってアドレスバス
(12)の信号を図４(Ａ)に示すように出力する。

【００１２】試験回路(15)内の保持回路(16)はアドレス
バス(12)から入力される信号の内、命令取り込み周期の
信号だけを、命令取り込み周期判定用信号(14)に基づい
て選択し、次の命令取り込み周期まで保持する。このア
ドレス信号は図４(Ａ)に示すように、アドレス値「００
４０Ｈ」からディジタル的に増加してアドレス値「ＦＦＦ
ＦＨ」に至り、再度アドレス値「００４０Ｈ」に戻って、
これが繰り返される。そして、このディジタル信号が高
速Ｄ／Ａコンバータ(17)でアナログ信号に変換され、正
常時は図４(Ｂ)に示すような鋸歯状波の電圧が出力され
る。この出力波形はシンクロスコープ(18)に表示され
る。また、異常時には、コンバータ(17)の出力波形はア
ドレスバス(12)の故障時は図５(Ａ)のように、データバ
ス(13)の故障時には図５(Ｂ)のようになる。アドレスバ
ス(12)の故障時には、波形異常部の電圧値をアドレス値
に換算すれば、故障部位を特定する手掛りとすることが
可能となる。

【００１３】実施例２．試験回路(15)を従来の製品組込
み試験に適用することも可能である。この場合のコンバ
ータ(17)の出力波形は、製品の動作に応じた特有のもの
となり、製品の動作に応じた出力波形を採取することに
より、製品のソフトウエアに対する試験の充足度が把握
できる。

【００１４】実施例３．試験回路(15)をＣＰＵ搭載基板
(1)内に組込むことも可能である。このようにすれば、
基板(1)の動作状況を確認する監視機能を持たせること
ができる。これは、市場に出荷された製品を保守・点検
する場合に有用なものとなる。

【００１５】実施例４．実施例１では、Ｚ８０系ＣＰＵ
搭載基板(1)について説明したが、８０８５系その他の
ＣＰＵ搭載基板でも、命令取り込み周期の判定が可能な
ものであれば適用可能である。

【００１６】

【発明の効果】以上説明したとおりこの発明では、ＣＰ
Ｕ搭載基板の命令取り込み周期のアドレスバス信号を保
持して、これをアナログ値に変換するようにしたので、
ＣＰＵはどのメモリのアドレスの命令を実行しているか
が認識可能となり、ＣＰＵ搭載基板の良否判定、不良解
析、故障解析、動作監視等を容易にできる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１を示すブロック線図。

【図２】この発明の実施例１を示す試験時の機器配置
図。

【図３】図１の試験用ＲＯＭによる試験動作フローチャ
ート。

【図４】図３による動作説明図で、(Ａ)はプログラム実
行説明図、(Ｂ)は正常時の高速Ｄ／Ａコンバータの出力
波形図。

【図５】この発明の実施例１による異常時の高速Ｄ／Ａ
コンバータの出力波形図で、(Ａ)はアドレスバス故障
時、(Ｂ)はデータバス故障時。

【図６】従来のＣＰＵ搭載基板の試験装置を示す概要説
明図。

【符号の説明】

１中央処理装置（ＣＰＵ）搭載基板６試験用ＲＯＭ１１中央処理装置（ＣＰＵ）１２アドレスバス１４命令取り込み周期判定用信号１５試験回路１６保持回路１７コンバータ（高速Ｄ／Ａコンバータ）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月３０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【作用】この発明においては、命令取り込み周期に、次
に実行する命令が格納されているメモリアドレスを示す
アドレスバス信号を、アナログ値に変換するようにした
ため、ＣＰＵはどのメモリのアドレスの命令を実行して
いるかがアナログ値で認識可能である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】試験回路(15)内の保持回路(16)はアドレス
バス(12)から入力される信号の内、命令取り込み周期の
信号だけを、命令取り込み周期判定用信号(14)に基づい
て選択し、次の命令取り込み周期まで保持する。このア
ドレス信号は図４(Ａ)に示すように、アドレス値「００
４０Ｈ」からディジタル的に増加してアドレス値「ＦＦＦ
ＦＨ」に至り、再度アドレス値「００４０Ｈ」に戻って、
これが繰り返される。そして、このディジタル信号が高
速Ｄ／Ａコンバータ(17)でアナログ信号に変換され、正
常時は図４(Ｂ)に示すような鋸歯状波の電圧が出力され
る。この出力波形はシンクロスコープ(18)に表示され
る。また、異常時には、コンバータ(17)の出力波形は、
アドレスバス(12)の故障時には図５(Ａ)のように、デー
タバス(13)の故障時には図５(Ｂ)のようになる。アドレ
スバス(12)の故障時には、波形異常部の電圧値をアドレ
ス値に換算すれば、故障部位を特定する手掛りとするこ
とが可能となる。

Claims

【特許請求の範囲】

【請求項１】メモリに格納された命令を取り込んで演
算処理する中央処理装置が搭載され、この中央処理装置
に接続されたアドレスバスに、上記命令取り込み周期に
上記メモリのアドレスを示す信号が出力される基板を試
験する装置において、上記命令取り込み周期の上記アド
レスバス信号を保持する保持回路と、この保持回路で保
持された上記アドレスバス信号をアナログ値に変換して
出力するコンバータとを備えたことを特徴とする中央処
理装置搭載基板の試験装置。