JP3200565B2 - マイクロプロセッサおよびその検査方法 - Google Patents

マイクロプロセッサおよびその検査方法

Info

Publication number
JP3200565B2
JP3200565B2 JP32957996A JP32957996A JP3200565B2 JP 3200565 B2 JP3200565 B2 JP 3200565B2 JP 32957996 A JP32957996 A JP 32957996A JP 32957996 A JP32957996 A JP 32957996A JP 3200565 B2 JP3200565 B2 JP 3200565B2
Authority
JP
Japan
Prior art keywords
test
microprocessor
inspection
function
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32957996A
Other languages
English (en)
Other versions
JPH10171677A (ja
Inventor
厚士 久々津
康三 塗矢
敬生 大河原
順二 曽我
正 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32957996A priority Critical patent/JP3200565B2/ja
Priority to US08/986,136 priority patent/US5940783A/en
Publication of JPH10171677A publication Critical patent/JPH10171677A/ja
Application granted granted Critical
Publication of JP3200565B2 publication Critical patent/JP3200565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21163—Test I-O if functional or safe value
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24037—Switch on pin of microprocessor for test
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24038—Several test signals stored in memory and used as input signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24048—Remote test, monitoring, diagnostic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サおよびその検査方法に関するものである。
【０００２】
【従来の技術】プリント回路基板およびシステムレベル
における相互接続テストの必要性は産業界において非常
に優先度の高い課題である。近年の集積回路デバイス
（以下「ＩＣ」と記す）の高集積化、プリント回路基板
の高密度実装化等により基板レベルでの検査用のプロー
ブ（ベッド・オブ・ネイル）を使用した現在の回路テス
ト方法はその有用性を大きく失っている。
【０００３】また、ＩＣの高機能化も進み、仮に検査用
のプローブが使用できる環境においても検査用のプログ
ラムの開発は非常に困難で実質上不可能となってきてい
る。とりわけマイクロプロセッサはその制御が非常に複
雑であるため検査プログラムも容易には開発できなかっ
た。図５を用いて検査用のプローブを使った従来のマイ
クロプロセッサの検査方法について説明する。
【０００４】図５は従来のマイクロプロセッサの検査方
法を示す図である。図５において、７１はマイクロプロ
セッサ、７２、７３はマイクロプロセッサの入力ピン、
７４、７５はマイクロプロセッサの出力ピン、７６、７
７、７８、７９はマイクロプロセッサの双方向ピンであ
る。８０はプリント基板であり、８１、８２はマイクロ
プロセッサの入力ピンに信号を与えるための検査プロー
ブ、８３、８４はマイクロプロセッサの出力ピンの信号
を観測するための検査プローブ、８５、８６、８７、８
８はマイクロプロセッサの双方向ピンに対して信号を与
える、或いは出力された信号を観測するための検査プロ
ーブである。検査プローブは検査装置（図示せず）から
の信号を被測定対象に送る、或いは被測定対象からの信
号を検査装置に送るためのものである。説明を簡単にす
るために、プリント基板８０上にあるマイクロプロセッ
サ７１以外のデバイスや説明に関係のない配線は省略し
てある。
【０００５】従来の検査方法では、半田づけの不良を検
出するために全ての信号ピンが少なくとも１回は高電位
（以下「“１”」と記す）と低電位（以下「“０”」と
記す）の状態をとり、かつ全ての入力信号に対して出力
が必ず変化があるような検査プログラムを開発しなけれ
ばならない。図５では、双方向ピン７６、７７、７８、
７９が入力モードの時は、入力ピン７２、７３および双
方向ピン７６、７７、７８、７９のそれぞれが少なくと
も一度は“１”、“０”に変化するような入力信号に対
して、出力ピン７４、７５が少なくとも一度は“１”、
“０”に変化しなければならない。また、双方向ピン７
６、７７、７８、７９が出力モードの時は、入力ピン７
２、７３のそれぞれが少なくとも一度は“１”、“０”
に変化するような入力信号に対して、出力ピン７４、７
５および双方向ピン７６、７７、７８、７９が少なくと
も一度は“１”、“０”に変化しなければならない。こ
の条件を満たさない部分の検査は行えない。例えば、あ
る入力ピンが開放の状態で“１”（内部でプルアップさ
れている状態）をとる入力ピンに対してそのピンが
“１”しかとらないような検査プログラムではそのピン
の開放不良は検出できない。このようなことから例えば
一般的な１６ビットのマイクロプロセッサの検査プログ
ラムを開発するのには、専任の検査プログラム開発者が
取り組んでも半月から一か月を要しており、製品開発日
程の点で実用的なものとはなっていなかった。
【０００６】そのようななかでＩＥＥＥで１９９０年に
境界走査（以下「バウンダリ・スキャン」と記す）技術
が標準規格として採用された（ＩＥＥＥ Ｓｔｄ １１
４９．１−１９９０）。バウンダリ・スキャンは集積回
路デバイス内に検査回路を組み込むことで実装基板上で
のディジタルデバイスの検査を容易かつ完全に行うこと
を目的としている。バウンダリ・スキャンは検査回路同
士が配線を介して検査データをやりとりすることで検査
を行うため、検査用のプローブが大幅に削減できるとい
う利点を持つ。また、バウンダリ・スキャンは検査回路
に関する規格であるため、検査プログラムは集積回路デ
バイス本来の機能や規模に影響を受けることなく、ソフ
トウェアで自動発生することが可能となっている。この
ため検査プログラム開発が短期間で行える。実際、バウ
ンダリ・スキャン対応のマイクロプロセッサもいくつか
販売されている。Ｉｎｔｅｌ社の３２ビットマイクロプ
ロセッサ８０４８６シリーズやＭｏｔｏｒｏｌａ社の３
２ビットマイクロプロセッサ６８０４０などがその例で
ある。
【０００７】
【発明が解決しようとする課題】しかし現在の電子機器
では全てのディジタルデバイスがバウンダリ・スキャン
対応という訳ではない。バウンダリ・スキャンは、バウ
ンダリ・スキャン対応のＩＣが複数あり、かつそれらを
実装基板上で接続することでその効果を発揮するが、実
装基板上のバウンダリ・スキャン・デバイスが少ないこ
とから有効性が生かされていない場合が多い。汎用のＩ
Ｃにバウンダリ・スキャン対応のものがまだそれほど多
くないことがその理由の一つである。汎用のマイクロプ
ロセッサにもバウンダリ・スキャン対応のものはそれほ
ど多くはない。例えば、マイクロプロセッサ周辺の集積
回路デバイスはバウンダリ・スキャン対応に新規に開発
したものであっても、マイクロプロセッサにバウンダリ
・スキャンに対応していない汎用のものを使用した場合
には、このバウンダリ・スキャン・デバイスとマイクロ
プロセッサ間の配線に対して通常のバウンダリ・スキャ
ン接続検査は不可能である。
【０００８】また実際、民生用の電子機器では、コスト
の関係でバウンダリ・スキャン未対応である汎用のマイ
クロプロセッサが使われる場合が多い。バウンダリ・ス
キャン対応のマイクロプロセッサを新規に開発すること
はコスト面でデメリットが大きいからである。例えば、
信号処理のＩＣは、ある製品のためには必ず開発しなけ
ればならないため、開発時にバウンダリ・スキャンに対
応させることはコスト面においてもそれほどデメリット
は大きくなく、むしろ小さいといえる。一方、マイクロ
プロセッサは汎用のものが使用できる場合が多いため、
バウンダリ・スキャン対応のマイクロプロセッサを新規
に開発するとすればそのメリットは検査のためだけにな
ってしまう場合があるからである。
【０００９】そこでマイクロプロセッサに接続されてい
る周辺のバウンダリ・スキャン・デバイスのバウンダリ
・スキャン・レジスタを利用してマイクロプロセッサを
動作させ、その結果を再び周辺デバイスのバウンダリ・
スキャン・レジスタに取り込み結果を確認するという検
査方法が考えられるが、これにはマイクロプロセッサを
動作させるための検査プログラムが必要であり、これに
は先にも述べたがかなりの開発期間がかかるため実用的
ではない。
【００１０】以上のことから実装基板上でのバウンダリ
・スキャン未対応のマイクロプロセッサの配線検査は極
めて困難であった。本発明の目的は、バウンダリ・スキ
ャン未対応のマイクロプロセッサにおいて、ユーザーが
設定可能なポートに対する配線検査を実装基板上で容易
にかつ完全に行うことができるマイクロプロセッサおよ
びその検査方法を提供することである。なお、ユーザー
が設定可能なポートとは、ソフトウェアによりユーザー
がそのポートを自由に扱えるものを意味する。ハードウ
ェアによりその用途が限定されているマイクロプロセッ
サのピンはこれには含まれない。
【００１１】
【課題を解決するための手段】請求項１記載の検査方法
は、回路基板と回路基板に実装されたマイクロプロセッ
サのポートとの電気的接続の接続検査を実行するに際
し、マイクロプロセッサとの間で信号を授受する検査装
置を用いて行う検査方法であって、マイクロプロセッサ
は、検査モードを認識するためのモード認識手段をマイ
クロプロセッサの一のポートに対して割り当てるととも
に検査信号入力手段及び検査信号出力手段をマイクロプ
ロセッサのポートにそれぞれ割り当てる割当て機能と、
検査信号入力手段として割り当てられた全てのポートか
ら同時に入力される検査データ信号を処理し検査データ
信号により一義的に決定される検査結果信号を検査信号
出力手段として割り当てられた全てのポートから同時に
出力する検査実行機能と、モード認識手段が検査モード
にあることを検知して割当て機能を呼び出し検査実行機
能を起動する起動制御機能とを記憶手段に有しており、
検査装置からモード認識手段に検査モード信号を与え、
マイクロプロセッサに電源を投入すると、マイクロプロ
セッサは初期化を行った後割当て機能を呼び出し、割当
て機能は検査モードを認識するためのモード認識手段を
マイクロプロセッサの一のポートに対して割り当て、起
動制御機能はモード認識手段が検査モードにあることを
検知して割当て機能を呼び出し、割当て機能は、検査信
号入力手段及び検査信号出力手段をマイクロプロセッサ
のポートに割当て、起動制御機能が検査実行機能を起動
し、検査装置から検査信号入力手段として割り当てられ
た全てのポートに同時に検査データ信号を与え、検査実
行機能は検査信号入力手段として割り当てられた全ての
ポートから同時に与えられた検査データ信号を処理し検
査データ信号により一義的に決定される検査結果信号を
検査信号出力手段として割り当てられた全てのポートか
ら同時に出力し、検査結果信号を検査装置に同時に取り
込み検査結果を判定することにより接続検査を実行する
事を特徴とする。請求項２記載の検査方法は、回路基板
と回路基板に実装されたマイクロプロセッサのポートと
の電気的接続の接続検査を実行するに際し、マイクロプ
ロセッサとの間で信号を授受する検査装置を用いて行う
検査方法であって、マイクロプロセッサは、検査モード
を認識するためのモード認識手段をマイクロプロセッサ
の一のポートに対して割り当てるとともに検査信号入力
手段及び検査信号出力手段をマイクロプロセッサのポー
トにそれぞれ割り当てる割当て機能と、検査信号入力手
段として割り当てられた全てのポートから同時に入力さ
れる検査データ信号を処理し検査データ信号により一義
的に決定される検査結果信号を検査信号出力手段として
割り当てられた全てのポートから同時に出力する検査実
行機能と、モード認識手段が検査モードにあることを検
知して割当て機能を呼び出し検査実行機能を起動する起
動制御機能とを記憶手段に有しており、マイクロプロセ
ッサに電源を投入すると、マイクロプロセッサは初期化
を行った後割当て機能を呼び出し、割当て機能は検査モ
ードを認識するためのモード認識手段をマイクロプロセ
ッサの一のポートに対して割り当て、マイクロプロセッ
サは起動制御機能を、通常の動作と共に継続して実行
し、検査実行開始時に検査装置からモード認識手段に検
査モード信号を与え、起動制御機能はモード認識手段が
検査モードにあることを検知して割当て機能を呼び出
し、割当て機能は、検査信号入力手段及び検査信号出力
手段をマイクロプロセッサのポートに割当て、起動制御
機能が検査実行機能を起動し、検査装置から検査信号入
力手段として割り当てられた全てのポートに同時に検査
データ信号を与え、検査実行機能は検査信号入力手段と
して割り当てられた全てのポートから同時に与えられた
検査データ信号を処理し検査データ信号により一義的に
決定される検査結果信号を検査信号出力手段として割り
当てられた全てのポートから同時に出力し、検査結果信
号を検査装置に同時に取り込み検査結果を判定すること
により接続検査を実行する事を特徴とする。請求項３記
載の検査方法は、回路基板と回路基板に実装されたマイ
クロプロセッサのポートとの電気的接続の接続検査を実
行するに際し、マイクロプロセッサとの間で信号を授受
する検査装置を用いて行う検査方法であって、マイクロ
プロセッサは、検査モードを認識するためのモード認識
手段をマイクロプロセッサの一のポートに対して割り当
てるとともに検査信号入力手段及び検査信号出力手段を
マイクロプロセッサのポートにそれぞれ割り当てる割当
て機能と、検査信号入力手段として割り当てられた全て
のポートから同時に入力される検査データ信号を処理し
検査データ信号により一義的に決定される検査結果信号
を検査信号出力手段として割り当てられた全てのポート
から同時に出力する検査実行機能と、モード認識手段が
検査モードにあることを検知して割当て機能を呼び出し
検査実行機能を起動する起動制御機能とを記憶手段に有
し、かつマイクロプロセッサのポートにはＩＥＥＥ標準
１１４９．１準拠デバイスが接続されており、検査装置
からモード認識手段に検査モード信号を与え、マイクロ
プロセッサに電源を投入すると、マイクロプロセッサは
初期化を行った後割当て機能を呼び出し、割当て機能は
検査モードを認識するためのモード認識手段をマイクロ
プロセッサの一のポートに対して割り当て、起動制御機
能はモード認識手段が検査モードにあることを検知して
割当て機能を呼び出し、割当て機能は、検査信号入力手
段及び検査信号出力手段をマイクロプロセッサのポート
に割当て、起動制御機能が検査実行機能を起動し、検査
装置からＩＥＥＥ標準１１４９．１準拠デバイスに対し
て検査信号を送出することで、ＩＥＥＥ標準１１４９．
１準拠デバイスは検査データ信号をマイクロプロセッサ
の検査信号入力手段として割り当てられた全てのポート
に対して同時に出力し、検査実行機能は検査信号入力手
段として割り当てられた全てのポートから同時に与えら
れた検査データ信号を処理し検査データ信号により一義
的に決定される検査結果信号を検査信号出力手段として
割り当てられた全てのポートから同時に出力し、ＩＥＥ
Ｅ標準１１４９．１準拠デバイスは検査結果信号を入力
ピンから同時に取り込み、検査装置に送出し検査結果を
判定することにより接続検査を実行する事を特徴とす
る。請求項４記載の検査方法は、回路基板と回路基板に
実装されたマイクロプロセッサのポートとの電気的接続
の接続検査を実行するに際し、マイクロプロセッサとの
間で信号を授受する検査装置を用いて行う検査方法であ
って、マイクロプロセッサは、検査モードを認識するた
めのモード認識手段をマイクロプロセッサの一のポート
に対して割り当てるとともに検査信号入力手段及び検査
信号出力手段をマイクロプロセッサのポートにそれぞれ
割り当てる割当て機能と、検査信号入力手段として割り
当てられた全てのポートから同時に入力される検査デー
タ信号を処理し検査データ信号により一義的に決定され
る検査結果信号を検査信号出力手段として割り当てられ
た全てのポートから同時に出力する検査実行機能と、モ
ード認識手段が検査モードにあることを検知して割当て
機能を呼び出し検査実行機能を起動する起動制御機能と
を記憶手段に有し、かつマイクロプロセッサのポ ートに
はＩＥＥＥ標準１１４９．１準拠デバイスが接続されて
おり、マイクロプロセッサに電源を投入すると、マイク
ロプロセッサは初期化を行った後割当て機能を呼び出
し、割当て機能は検査モードを認識するためのモード認
識手段をマイクロプロセッサの一のポートに対して割り
当て、マイクロプロセッサは起動制御機能を、通常の動
作と共に継続して実行し、検査実行開始時に検査装置か
らモード認識手段に検査モード信号を与え、起動制御機
能はモード認識手段が検査モードにあることを検知して
割当て機能を呼び出し、割当て機能は、検査信号入力手
段及び検査信号出力手段をマイクロプロセッサのポート
に割当て、起動制御機能が検査実行機能を起動し、検査
装置からＩＥＥＥ標準１１４９．１準拠デバイスに対し
て検査信号を送出することで、ＩＥＥＥ標準１１４９．
１準拠デバイスは検査データ信号をマイクロプロセッサ
の検査信号入力手段として割り当てられた全てのポート
に対して同時に出力し、検査実行機能は検査信号入力手
段として割り当てられた全てのポートから同時に与えら
れた検査データ信号を処理し検査データ信号により一義
的に決定される検査結果信号を検査信号出力手段として
割り当てられた全てのポートから同時に出力し、ＩＥＥ
Ｅ標準１１４９．１準拠デバイスは検査結果信号を入力
ピンから同時に取り込み、検査装置に送出し検査結果を
判定することにより接続検査を実行する事を特徴とす
る。請求項５記載の検査方法は、請求項１記載の検査方
法において、検査実行機能は、検査信号入力手段として
割り当てられた一のポートから入力される検査データ信
号を、論理を変化させる事なく検査信号出力手段として
割り当てられた一のポートから出力する事を特徴とす
る。請求項６記載の検査方法は、請求項２記載の検査方
法において、検査実行機能は、検査信号入力手段として
割り当てられた一のポートから入力される検査データ信
号を、論理を変化させる事なく検査信号出力手段として
割り当てられた一のポートから出力する事を特徴とす
る。請求項７記載の検査方法は、請求項３記載の検査方
法において、検査実行機能は、検査信号入力手段として
割り当てられた一のポートから入力される検査データ信
号を、論理を変化させる事なく検査信号出力手段として
割り当てられた一のポートから出力する事を特徴とす
る。請求項８記載の検査方法は、請求項４記載の検査方
法において、検査実行機能は、検査信号入力手段として
割り当てられた一のポートから入力される検査データ信
号を、論理を変化させる事なく検査信号出力手段として
割り当てられた一のポートから出力する事を特徴とす
る。
【００１２】請求項９記載のマイクロプロセッサは、検
査モードを認識するためのモード認識手段をマイクロプ
ロセッサの一のポートに対して割り当てるとともに、検
査信号入力手段及び検査信号出力手段をマイクロプロセ
ッサのポートにそれぞれ割り当てる割当て機能と、検査
信号入力手段として割り当てられた全てのポートから同
時に入力される検査データ信号を処理し検査データ信号
により一義的に決定される検査結果信号を検査信号出力
手段として割り当てられた全てのポートから同時に出力
する検査実行機能と、モード認識手段が検査モードにあ
ることを検知して割当て機能を呼び出し、検査実行機能
を起動する起動制御機能とを記憶手段に有する事を特徴
とする。請求項１０記載のマイクロプロセッサは、請求
項９記載のマイクロプロセッサにおいて、割当て機能と
起動制御機能と検査実行機能とを恒久的に記憶手段に有
する事を特徴とする。請求項１１記載のマイクロプロセ
ッサは、請求項９記載のマイクロプロセッサにおいて、
割当て機能は通常動作を行うためのソフトウェアに含ま
れる事を特徴とする。請求項１２記載のマイクロプロセ
ッサは、請求項９記載のマイクロプロセッサにおいて、
割当て機能は起動制御機能に含まれる事を特徴とする。
請求項１３記載のマイクロプロセッサは、請求項９記載
のマイクロプロセッサにおいて、割当て機能、起動制御
機能は検査実行機能に含まれる事を特徴とする。請求項
１４記載のマイクロプロセッサは、請求項９記載のマイ
クロプロセッサにおいて、割当て機能は、検査信号入力
手段と検査信号出力手段とを兼用する検査信号入出力手
段をマイクロプロセッサのポートに割り当てる事を特徴
とする。請求項１５記載のマイクロプロセッサは、請求
項９記載のマイクロプロセッサにおいて、割当て機能は
モード認識手段を複数のポートに割り当て、検査実行機
能は複数の検査機能を有し、起動制御機能は検査モード
に応じて検査実行機能の複数の検査機能を適宜起動する
事を特徴とする。
【００１３】本発明の検査方法により、実装基板上での
マイクロプロセッサのユーザーが設定可能なポートに対
して完全な配線検査を実行することができる。また、本
発明のマイクロプロセッサによれば、検査モードにおい
てポートに入力する検査データ信号によって全ての出力
ポートを容易に動作させることができ、ユーザーが設定
可能なポートに対して完全な配線検査を実装基板上で実
行することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の実施の
形態におけるマイクロプロセッサの構成を示すブロック
図である。図１において、１は本発明のマイクロプロセ
ッサである。１０１はモード認識手段、１０２は検査信
号入力手段、１０４は検査信号出力手段であり、これら
は割当機能１０６によりマイクロプロセッサ１のポート
に割り当てられるものである。１０３は検査実行機能、
１０５は起動制御機能である。割当機能１０６、検査実
行機能１０３および起動制御機能１０５は、マイクロプ
ロセッサ１の記憶手段１００に内蔵されている。
【００１５】マイクロプロセッサ１は電源投入後、通常
の動作を行うための機能を起動する。この際、一般的に
は通常動作機能の起動に先立ってポート等のハードウェ
アやソフトウェア的な初期設定を実行する。この初期設
定の際、或いは前後に、この実施の形態では、割当機能
１０６が実行され、あるポートをモード認識手段１０１
として割り当てる。この後の動作は次の２つが考えられ
る。
【００１６】（１）通常動作機能を起動し、通常動作機
能に含まれる起動制御機能１０５がモード認識手段１０
１の状態を監視し、適宜、検査実行機能１０３を起動す
る。 （２）通常動作機能の起動に先立って起動制御機能１０
５を起動し、モード認識手段１０１の状態により、検査
実行機能１０３を起動するか通常動作機能を起動するか
をこの時点で判定する。
【００１７】（１）の場合は、マイクロプロセッサ１が
通常動作機能を実行中であってもいつでも検査実行機能
１０３を起動し検査をすることができるが、モード認識
手段１０１に雑音などが混入したときに誤動作を招く危
険性がある。（２）の場合は、マイクロプロセッサ１の
電源投入時にしか検査実行機能１０３を起動できない
が、通常動作中に検査実行機能１０３が起動されてしま
い、誤動作を起こす心配はない。（１）、（２）のどち
らを実施するかは、マイクロプロセッサ１が使われる製
品と検査の体系とから大局的に判断する必要があるが、
（２）の方法がより安全で、検査の面から見てもそれほ
ど不利ではないと考えられる。
【００１８】（１）、（２）のいずれかの方法によっ
て、割当機能１０６によって検査信号入力手段１０２と
検査信号出力手段１０４がマイクロプロセッサ１のポー
トに割り当てられ、検査実行機能１０３が起動される。
なお、割当機能１０６による検査信号入力手段１０２、
検査信号出力手段１０４のポートへの割り当てと、検査
実行機能１０３の起動とは、どちらが先でも構わない。
【００１９】検査実行機能１０３は、検査信号入力手段
１０２より検査データ信号を受信し、検査信号出力手段
１０４を介して検査結果信号を出力することで検査を実
行する。例えば、図２に、検査実行機能１０３を前述の
（２）の方法で呼び出した場合の、マイクロプロセッサ
１に電源が投入されてから検査実行機能１０３が検査を
実行するまでの処理の流れと各機能の動作を記述したフ
ローチャートを示す。
【００２０】以下、図１に示すマイクロプロセッサ１の
検査方法を第１の例を図３を用いて説明する。図３にお
いて、１は図１と同様のマイクロプロセッサである。２
〜１０はマイクロプロセッサ１のポートである。ポート
２は、抵抗４１を介して接地され、図１に示す割当機能
１０６によってモード認識手段１０１として割り当てら
れている。ポート３、４、５、６は図１に示す割当機能
１０６によって検査時に検査信号入力手段１０２として
割り当てられる。ポート７、８、９、１０は図１に示す
割当機能１０６によって検査時に検査信号出力手段１０
４として割り当てられる。
【００２１】１１はＩＣであり、１２、１３、１４、１
５はＩＣ１１のピンであり、それぞれマイクロプロセッ
サ１のポート３、４、５、６と接続されている。２０は
ＩＣであり、２１、２２、２３、２４はＩＣ２０のピン
であり、それぞれマイクロプロセッサ１のポート７、
８、９、１０と接続されている。３０、３１、３２、３
３、３４、３５、３６、３７、３８は検査プローブであ
る。検査プローブ３０はポート２に対して、検査プロー
ブ３１、３２、３３、３４はそれぞれポート３、４、
５、６に対して、検査プローブ３５、３６、３７、３８
はそれぞれポート７、８、９、１０に対して検査装置
（図示せず）との間で信号をやり取りするために、実装
基板上に物理的、電気的に接触するように設置されてい
る。
【００２２】４０はプリント基板である。図３では説明
を簡単にするために、プリント基板４０上にあるマイク
ロプロセッサ１、ＩＣ１１、２０以外のデバイスや説明
に関係のない配線は省略してある。マイクロプロセッサ
１の配線検査の際は、検査装置（図示せず）から検査プ
ローブ３０を介して、ポート２にマイクロプロセッサ１
が検査モードに入るための信号を送る。ここではポート
２は通常の状態では抵抗４１を介して接地されているの
で、ポート２が低電位の状態がマイクロプロセッサ１が
通常に動作する状態である場合を想定している。したが
って、ポート２に検査装置から検査プローブ３０を介し
て高電位の信号を送ることによって、マイクロプロセッ
サ１はモード認識手段として割当機能に割り当てられて
いるポート２から検査モード信号を受信し、その結果、
起動制御機能によって検査実行機能が起動され、割当機
能によってポート３、４、５、６は検査信号入力手段と
して、ポート７、８、９、１０は検査信号出力手段とし
て割り当てられる。
【００２３】検査実行機能は、検査プローブ３１、３
２、３３、３４から検査信号入力手段のポート３、４、
５、６に与えられた検査データ信号によって一義的な動
作を行い、検査信号出力手段のポート７、８、９、１０
にその結果を出力する。検査信号出力手段のポート７、
８、９、１０から出力された検査結果信号は、検査プロ
ーブ３５、３６、３７、３８を介して検査装置に送ら
れ、入力信号に対して検査実行機能の期待されている動
作と一致するかどうかを比較することで、検査が正しく
実行されたかどうかを判断する。
【００２４】検査実行機能の具体例を挙げて更に詳しく
説明する。検査実行機能はある入力信号に対して可能な
限り簡単で、かつ出力が一義的に決まる動作を行うもの
が望ましい。本例では検査信号入力手段と検査信号出力
手段のポートの数が同一であるため、ポート３の信号は
ポート１０に、ポート４の信号はポート９に、ポート５
の信号はポート８に、ポート６の信号はポート７にその
まま出力される様に検査実行機能を定義する。この検査
実行機能を持つマイクロプロセッサ１に対しては以下の
手順で検査を行う。
【００２５】（１）検査装置より、検査プローブ３１、
３２、３３、３４を介して、検査信号入力手段のポート
３には“１”（高電位）、ポート４には“０”、ポート
５には“１”、ポート６には“０”（低電位）の信号を
送る。 （２）検査実行機能は（１）で検査信号入力手段に入力
された信号により、動作し、検査信号出力手段７のポー
トには“０”を、ポート８には“１”を、ポート９には
“０”を、ポート１０には“１”を出力する。
【００２６】（３）検査信号出力手段のポート７、８、
９、１０から出力された信号は、検査プローブ３５、３
６、３７、３８を介して検査装置に送られる。検査装置
では、検査信号出力手段から送られてきた信号と予め準
備されていた出力期待値とを比較し、一致すれば次のス
テップに進み、一致しなければ配線に異常があると判断
される。
【００２７】（４）次に検査装置より、検査プローブ３
１、３２、３３、３４を介して、検査信号入力手段のポ
ート３には“０”、ポート４には“１”、ポート５には
“０”、ポート６には“１”の信号を送る。 （５）検査実行機能は（４）で入力された信号により動
作し、検査信号出力手段のポート７には“１”を、ポー
ト８には“０”を、ポート９には“１”を、ポート１０
には“０”を出力する。
【００２８】（６）検査信号出力手段のポート７、８、
９、１０から出力された信号は、検査プローブ３５、３
６、３７、３８を介して検査装置に送られる。検査装置
では、検査信号出力手段から送られてきた信号と予め準
備されていた出力期待値とを比較し、一致すれば検査結
果は正常であると判断されて終了し、一致しなければ配
線に異常があると判断される。
【００２９】以上のようにこの検査方法（第１の例）に
よれば、マイクロプロセッサ１のユーザーが設定可能な
ポートに対する配線検査を容易にかつ完全に実行するこ
とができる。また、故障箇所が判別できるため修理効率
が上がり、修理コストを削減できる。マイクロプロセッ
サ１は容易に検査が可能となるため、検査プログラム開
発期間を短縮でき、製品立ち上げの効率が上がる。
【００３０】また、マイクロプロセッサ１にバウンダリ
・スキャン検査回路を入れる必要がなくなり、集積回路
のシリコンの資源が節約できる。次に、図１に示すマイ
クロプロセッサ１の検査方法の第２の例を図４を用いて
説明する。この第２の例では、マイクロプロセッサ１と
バウンダリ・スキャン機能を持ったデバイスとを組み合
わせた場合の検査方法について説明する。
【００３１】図４において、マイクロプロセッサ１およ
び抵抗４１は、図３で示されているものと同一のもので
あり、マイクロプロセッサ１のポート２は、抵抗４１を
介して接地され、図１に示す割当機能１０６によってモ
ード認識手段１０１として割り当てられている。マイク
ロプロセッサ１のポート３、４、５、６は図１に示す割
当機能１０６によって検査時に検査信号入力手段１０２
として割り当てられる。マイクロプロセッサ１のポート
７、８、９、１０は図１に示す割当機能１０６によって
検査時に検査信号出力手段１０４として割り当てられ
る。
【００３２】５１はバウンダリ・スキャン対応のＩＣで
あり、５２、５３、５４、５５はバウンダリ・スキャン
・レジスタを持ったＩＣ５１の出力ピンであり、それぞ
れマイクロプロセッサ１のポート３、４、５、６と接続
されている。６０はバウンダリ・スキャン対応のＩＣで
あり、６１、６２、６３、６４はバウンダリ・スキャン
・レジスタを持ったＩＣ６０の入力ピンであり、それぞ
れマイクロプロセッサ１のポート７、８、９、１０と接
続されている。
【００３３】３０は検査プローブである。検査プローブ
３０はポート２に対して検査装置（図示せず）との間で
信号をやり取りするために、実装基板上に物理的、電気
的に接触するように設置されている。４０は図３で示し
たものと同様なプリント基板であり、本例でも説明を簡
単にするために、プリント基板４０上にあるマイクロプ
ロセッサ１、ＩＣ５１、６０以外のデバイスや説明に関
係のない配線は省略してある。
【００３４】また、ＩＣ５１と６０は、図示していない
が、バウンダリ・スキャン・チェインを形成しており、
プリント基板４０上でバウンダリ・スキャン検査が実行
できる状態にある。マイクロプロセッサ１の配線検査の
際は、検査装置から検査プローブ３０を介して、ポート
２にマイクロプロセッサ１が検査モードに入るための信
号を送る。ここでは図３と同様、ポート２は通常の状態
では抵抗４１を介して接地されているので、ポート２が
低電位の状態がマイクロプロセッサ１が通常に動作する
状態である場合を想定している。したがって、ポート２
に検査装置からプローブ３０を介して高電位の信号を送
ることによって、マイクロプロセッサ１はモード認識手
段として割当機能に割り当てられているポート２から検
査モード信号を受信し、その結果、起動制御機能によっ
て検査実行機能が起動され、割当機能によってポート
３、４、５、６は検査信号入力手段として、ポート７、
８、９、１０は検査信号出力手段として割り当てられ
る。
【００３５】ＩＣ５１の出力ピン５２、５３、５４、５
５にバウンダリ・スキャン・チェインを用いて検査デー
タ信号を設定し、出力する。検査実行機能は、ＩＣ５１
から出力された検査データ信号を検査信号入力手段のポ
ート３、４、５、６から受け取ることで一義的な動作を
行い、検査信号出力手段のポート７、８、９、１０にそ
の結果を出力する。検査信号出力手段のポート７、８、
９、１０から出力された検査結果信号は、ＩＣ６０の入
力ピン６１、６２、６３、６４に設置されたバウンダリ
・スキャン・レジスタにそれぞれ格納され、バウンダリ
・スキャン・チェインを介して検査装置に送られる。検
査装置では、入力信号に対して検査実行機能の期待され
ている動作と一致するかどうかを比較することで、検査
が正しく実行されたかどうかを判断する。
【００３６】検査実行機能の具体例を挙げて更に詳しく
説明する。説明を簡単にするために、検査実行機能は第
１の例で示したものと同一なものとする。この検査実行
機能を持つマイクロプロセッサ１に対しては以下の手順
で検査を行う。 （１）検査装置より、ＩＣ５１、ＩＣ６０に対してバウ
ンダリ・スキャンのＥＸＴＥＸＴ命令をロードし、実行
状態にする。
【００３７】（２）検査装置よりＩＣ５１、ＩＣ６０を
Ｓｈｉｆｔ−ＤＲ（シフトＤＲ）状態に設定し、ＩＣ５
１の出力ピン５２、５３、５４、５５にそれぞれ
“１”、“０”、“１”、“０”の信号を、バウンダリ
・スキャン・チェインを用いて設定する。 （３）検査装置よりＩＣ５１、ＩＣ６０をＵｐｄａｔｅ
−ＤＲ（アップデートＤＲ）状態に設定し、ＩＣ５１の
出力ピン５２、５３、５４、５５にそれぞれ設定された
“１”、“０”、“１”、“０”の信号を検査信号入力
手段のポート３、４、５、６に対して出力する。
【００３８】（４）検査実行機能は（３）で検査信号入
力手段に入力された信号により動作し、検査信号出力手
段のポート７には“０”を、ポート８には“１”を、ポ
ート９には“０”を、ポート１０には“１”を出力す
る。 （５）検査信号出力手段のポート７、８、９、１０から
出力された信号は、検査装置によりＣａｐｔｕｒｅ−Ｄ
Ｒ（キャプチャＤＲ）状態に設定されたＩＣ６０の入力
ピン６１、６２、６３、６４に設けられたバウンダリ・
スキャン・レジスタにそれぞれ格納され、次にＩＣ５
１、ＩＣ６０をＳｈｉｆｔ−ＤＲ状態に設定することで
バウンダリ・スキャン・チェインを介して検査装置に送
られる。検査装置では、検査信号出力手段から送られて
きた信号と予め準備されていた期待値とを比較し、一致
すれば次のステップに進み、一致しなければ配線に異常
があると判断される。
【００３９】（６）検査装置よりＩＣ５１、ＩＣ６０を
再びＳｈｉｆｔ−ＤＲ状態に設定し、ＩＣ５１の出力ピ
ン５２、５３、５４、５５にそれぞれ“０”、“１”、
“０”、“１”の信号を、バウンダリ・スキャン・チェ
インを用いて設定する。 （７）検査装置よりＩＣ５１、ＩＣ６０をＵｐｄａｔｅ
−ＤＲ状態に設定し、ＩＣ５１の出力ピン５２、５３、
５４、５５にそれぞれ設定された“０”、“１”、
“０”、“１”の信号を検査信号入力手段のポート３、
４、５、６に対して出力する。
【００４０】（８）検査実行機能は（７）で検査信号入
力手段に入力された信号により動作し、検査信号出力手
段のポート７には“１”を、ポート８には“０”を、ポ
ート９には“１”を、ポート１０には“０”を出力す
る。 （９）検査信号出力手段のポート７、８、９、１０から
出力された信号は、検査装置によりＣａｐｔｕｒｅ−Ｄ
Ｒ状態に設定されたＩＣ６０の入力ピン６１、６２、６
３、６４に設けられたバウンダリ・スキャン・レジスタ
にそれぞれ格納され、次にＩＣ５１、ＩＣ６０をＳｈｉ
ｆｔ−ＤＲ状態に設定することでバウンダリ・スキャン
・チェインを介して検査装置に送られる。検査装置で
は、検査信号出力手段から送られてきた信号と予め準備
されていた期待値とを比較し、一致すれば検査結果は正
常であると判断されて終了し、一致しなければ配線に異
常があると判断される。
【００４１】また、本例で示した検査実行機能は、ＩＣ
５１の出力ピン５２とＩＣ６０の入力ピン６４、ＩＣ５
１の出力ピン５３とＩＣ６０の入力ピン６３、ＩＣ５１
の出力ピン５４とＩＣ６０の入力ピン６２、ＩＣ５１の
出力ピン５５とＩＣ６０の入力ピン６１との間に存在す
るバッファであると考えることができ、論理的には無視
することができる。すなわち、図４に示したＩＣ５１の
出力ピン５２とＩＣ６０の入力ピン６４、ＩＣ５１の出
力ピン５３とＩＣ６０の入力ピン６３、ＩＣ５１の出力
ピン５４とＩＣ６０の入力ピン６２、ＩＣ５１の出力ピ
ン５５とＩＣ６０の入力ピン６１は、それぞれ論理的に
接続されていると考えてもよい。そこでＩＣ５１とＩＣ
６０との間で、マイクロプロセッサ１の存在を考慮する
ことなく、通常のバウンダリ・スキャンの配線検査を実
行することができる。この場合、先に示したような検査
論理を人間が考えることなく、バウンダリ・スキャンの
検査ソフトウェアで自動的に発生させることができる。
【００４２】以上のようにこの検査方法（第２の例）に
より、マイクロプロセッサ１のユーザーが設定可能なポ
ートに対する配線検査を、バウンダリ・スキャンを利用
して容易にかつ完全に実行することができる。マイクロ
プロセッサ１は容易に検査が可能となるため、検査プロ
グラム開発期間を短縮できる。バウンダリ・スキャンを
組み合わせて検査を行うことで検査用のプローブは検査
モード信号用のプローブ３０のみですみ、検査データ信
号入力用および検査結果信号出力用を追加する必要がな
くなるため、高密度実装基板の検査において非常に有効
である。このように検査用のプローブが最小限で済むこ
とから、検査用の治具のコストが低減できる。また検査
用治具の共用化が可能となる。さらに、バウンダリ・ス
キャン技術を用いた遠隔検査診断や、製品自己診断機能
の実現が容易となる。
【００４３】また、第１の例でも述べたように、マイク
ロプロセッサ１にバウンダリ・スキャン検査回路を入れ
る必要がなくなり、集積回路のシリコンの資源が節約で
きることは言うまでもない。なお、割当機能１０６、起
動制御機能１０５および検査実行機能１０３を有する記
憶手段１００は、マイクロプロセッサ１の内部、或いは
外部のどちらでもよく、また、いかなる種類の記憶手段
でもよい。書き換え可能な記憶手段を用い、検査の時の
み本制御方法を用い、検査後は消去するように構成する
ことも可能である。
【００４４】また、割当機能１０６、起動制御機能１０
５、検査実行機能１０３は、説明のために独立した形で
示したが、これらの機能を実施する場合にはそれぞれを
独立させる必要はなく、ある機能がある機能を兼ねても
よい。また、ある機能がマイクロプロセッサ１の通常動
作機能に含まれてもよい。検査信号入力手段１０２およ
び検査信号出力手段１０４を兼ねる検査信号入出力手段
を、割当機能１０６によってマイクロプロセッサ１のポ
ートに割り当ててもよい。但しこの場合、検査実行機能
が多少複雑になる可能性がある。
【００４５】なお、モード認識手段１０１を、図３，図
４では１つのポート２としたが、例えば別の検査モード
との切り替えのために複数のポートをモード認識手段１
０１としてもよい。上記実施の形態で示した検査実行機
能１０３はあくまでも一例であり、実際の回路構成によ
って様々な形態で実施できることは言うまでもない。
【００４６】
【発明の効果】本発明により、従来は非常に困難であっ
た、マイクロプロセッサのユーザーが設定可能なポート
に対する配線検査を容易にかつ完全に実行することが可
能となる。また、故障箇所が判別できるため修理効率が
上がり、修理コストを削減できる。マイクロプロセッサ
は容易に検査が可能となるため、検査プログラム開発期
間を短縮でき、製品立ち上げの効率が上がる。
【００４７】また、マイクロプロセッサにバウンダリ・
スキャン検査回路を入れる必要がなくなり、集積回路の
シリコンの資源が節約できる。また、本発明のマイクロ
プロセッサと、バウンダリ・スキャン機能を持ったデバ
イスとを組み合わせて検査を行うことで検査用のプロー
ブを削減でき、高密度実装基板の検査において非常に有
効であり、検査用のプローブが最小限で済むことから、
検査用の治具のコストが低減できる。また検査用治具の
共用化が可能となる。さらに、バウンダリ・スキャン技
術を用いた遠隔検査診断や、製品自己診断機能の実現が
容易となる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるマイクロプロセッ
サの構成を示すブロック図。
【図２】本発明の実施の形態におけるマイクロプロセッ
サの処理の一例を示すフローチャート。
【図３】本発明の実施の形態におけるマイクロプロセッ
サの検査方法の第１の例を示す図。
【図４】本発明の実施の形態におけるマイクロプロセッ
サの検査方法の第２の例を示す図。
【図５】従来のマイクロプロセッサの検査方法を示す
図。
【符号の説明】
１ マイクロプロセッサ １００ マイクロプロセッサ１の記憶手段 １０１ モード認識手段 １０２ 検査信号入力手段 １０３ 検査実行機能 １０４ 検査信号出力手段 １０５ 起動制御機能 １０６ 割当機能
───────────────────────────────────────────────────── フロントページの続き (72)発明者 曽我 順二 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 吉野 正 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭60−86644（ＪＰ，Ａ) 特開 昭63−26739（ＪＰ，Ａ) 特開 平８−105939（ＪＰ，Ａ) 特開 平１−262486（ＪＰ，Ａ) 特開 昭59−146352（ＪＰ，Ａ) 特開 平７−128407（ＪＰ，Ａ) 特開 昭63−268262（ＪＰ，Ａ) 実開 昭64−46772（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/277 G01R 31/28 - 31/30 G06F 15/78

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路基板と前記回路基板に実装されたマ
    イクロプロセッサのポートとの電気的接続の接続検査を
    実行するに際し、前記マイクロプロセッサとの間で信号
    を授受する検査装置を用いて行う検査方法であって、 前記マイクロプロセッサは、検査モードを認識するため
    のモード認識手段をマイクロプロセッサの一のポートに
    対して割り当てるとともに検査信号入力手段及び検査信
    号出力手段を前記マイクロプロセッサのポートにそれぞ
    れ割り当てる割当て機能と、前記検査信号入力手段とし
    て割り当てられた全てのポートから同時に入力される検
    査データ信号を処理し前記検査データ信号により一義的
    に決定される検査結果信号を前記検査信号出力手段とし
    て割り当てられた全てのポートから同時に出力する検査
    実行機能と、前記モード認識手段が検査モードにあるこ
    とを検知して前記割当て機能を呼び出し検査実行機能を
    起動する起動制御機能とを記憶手段に有しており、 前記検査装置から前記モード認識手段に検査モード信号
    を与え、 前記マイクロプロセッサに電源を投入すると、前記マイ
    クロプロセッサは初期化を行った後前記割当て機能を呼
    び出し、前記割当て機能は検査モードを認識するための
    モード認識手段を前記マイクロプロセッサの一のポート
    に対して割り当て、 前記起動制御機能は前記モード認識手段が検査モードに
    あることを検知して前記割当て機能を呼び出し、 前記割当て機能は、前記検査信号入力手段及び検査信号
    出力手段を前記マイクロプロセッサのポートに割当て、 前記起動制御機能が前記検査実行機能を起動し、 前記検査装置から前記検査信号入力手段として割り当て
    られた全てのポートに同時に検査データ信号を与え、 前記検査実行機能は前記検査信号入力手段として割り当
    てられた全てのポートから同時に与えられた前記検査デ
    ータ信号を処理し前記検査データ信号により一義的に決
    定される検査結果信号を前記検査信号出力手段として割
    り当てられた全てのポートから同時に出力し、 前記検査結果信号を前記検査装置に同時に取り込み検査
    結果を判定することにより接続検査を実行する事を特徴
    とする検査方法。
  2. 【請求項２】 回路基板と前記回路基板に実装されたマ
    イクロプロセッサのポートとの電気的接続の接続検査を
    実行するに際し、前記マイクロプロセッサとの間で信号
    を授受する検査装置を用いて行う検査方法であって、 前記マイクロプロセッサは、検査モードを認識するため
    のモード認識手段をマイクロプロセッサの一のポートに
    対して割り当てるとともに検査信号入力手段及び検査信
    号出力手段を前記マイクロプロセッサのポートにそれぞ
    れ割り当てる割当て機能と、前記検査信号入力手段とし
    て割り当てられた全てのポートから同時に入力される検
    査データ信号を処理し前記検査データ信号により一義的
    に決定される検査結果信号を前記検査信号出力手段とし
    て割り当てられた全てのポートから同時に出力する検査
    実行機能と、前記モード認識手段が検査モードにあるこ
    とを検知して前記割当て機能を呼び出し検査実行機能を
    起動する起動制御機能とを記憶手段に有しており、 前記マイクロプロセッサに電源を投入すると、前記マイ
    クロプロセッサは初期化を行った後前記割当て機能を呼
    び出し、前記割当て機能は検査モードを認識するための
    モード認識手段を前記マイクロプロセッサの一のポート
    に対して割り当て、 前記マイクロプロセッサは前記起動制御機能を、通常の
    動作と共に継続して実行し、 検査実行開始時に前記検査装置から前記モード認識手段
    に検査モード信号を与え、 前記起動制御機能は前記モード認識手段が検査モードに
    あることを検知して前記割当て機能を呼び出し、 前記割当て機能は、前記検査信号入力手段及び検査信号
    出力手段を前記マイクロプロセッサのポートに割当て、 前記起動制御機能が前記検査実行機能を起動し、 前記検査装置から前記検査信号入力手段として割り当て
    られた全てのポートに同時に検査データ信号を与え、 前記検査実行機能は前記検査信号入力手段として割り当
    てられた全てのポートから同時に与えられた前記検査デ
    ータ信号を処理し前記検査データ信号により一義的に決
    定される検査結果信号を前記検査信号出力手段として割
    り当てられた全てのポートから同時に出力し、 前記検査結果信号を前記検査装置に同時に取り込み検査
    結果を判定することにより接続検査を実行する事を特徴
    とする検査方法。
  3. 【請求項３】 回路基板と前記回路基板に実装されたマ
    イクロプロセッサのポートとの電気的接続の接続検査を
    実行するに際し、前記マイクロプロセッサとの間で信号
    を授受する検査装置を用いて行う検査方法であって、 前記マイクロプロセッサは、検査モードを認識するため
    のモード認識手段をマイクロプロセッサの一のポートに
    対して割り当てるとともに検査信号入力手段及び検査信
    号出力手段を前記マイクロプロセッサのポートにそれぞ
    れ割り当てる割当て機能と、前記検査信号入力手段とし
    て割り当てられた全てのポートから同時に入力される検
    査データ信号を処理し前記検査データ信号により一義的
    に決定される検査結果信号を前記検査信号出力手段とし
    て割り当てられた全てのポートから同時に出力する検査
    実行機能と、前記モード認識手段が検査モードにあるこ
    とを検知して前記割当て機能を呼び出し検査実行機能を
    起動する起動制御機能とを記憶手段に有し、かつ前記マ
    イクロプロセッサのポートにはＩＥＥＥ標準１１４９．
    １準拠デバイスが接続されており、 前記検査装置から前記モード認識手段に検査モード信号
    を与え、 前記マイクロプロセッサに電源を投入すると、前記マイ
    クロプロセッサは初期化を行った後前記割当て機能を呼
    び出し、前記割当て機能は検査モードを認識するための
    モード認識手段を前記マイクロプロセッサの一のポート
    に対して割り当て、 前記起動制御機能は前記モード認識手段が検査モードに
    あることを検知して前記割当て機能を呼び出し、 前記割当て機能は、前記検査信号入力手段及び検査信号
    出力手段を前記マイクロプロセッサのポートに割当て、 前記起動制御機能が前記検査実行機能を起動し、 前記検査装置から前記ＩＥＥＥ標準１１４９．１準拠デ
    バイスに対して検査信号を送出することで、前記ＩＥＥ
    Ｅ標準１１４９．１準拠デバイスは前記検査データ信号
    を前記マイクロプロセッサの前記検査信号入力手段とし
    て割り当てられた全てのポートに対して同時に出力し、 前記検査実行機能は前記検査信号入力手段として割り当
    てられた全てのポートから同時に与えられた前記検査デ
    ータ信号を処理し前記検査データ信号により一義的に決
    定される検査結果信号を前記検査信号出力手段として割
    り当てられた全てのポートから同時に出力し、 前記ＩＥＥＥ標準１１４９．１準拠デバイスは前記検査
    結果信号を入力ピンから同時に取り込み、前記検査装置
    に送出し検査結果を判定することにより接続検査を実行
    する事を特徴とする検査方法。
  4. 【請求項４】 回路基板と前記回路基板に実装されたマ
    イクロプロセッサのポートとの電気的接続の接続検査を
    実行するに際し、前記マイクロプロセッサとの間で信号
    を授受する検査装置を用いて行う検査方法であって、 前記マイクロプロセッサは、検査モードを認識するため
    のモード認識手段をマイクロプロセッサの一のポートに
    対して割り当てるとともに検査信号入力手段及び検査信
    号出力手段を前記マイクロプロセッサのポートにそれぞ
    れ割り当てる割当て機能と、前記検査信号入力手段とし
    て割り当てられた全てのポートから同時に入力される検
    査データ信号を処理し前記検査データ信号により一義的
    に決定される検査結果信号を前記検査信号出力手段とし
    て割り当てられた全てのポートから同時に出力する検査
    実行機能と、前記モード認識手段が検査モードにあるこ
    とを検知して前記割当て機能を呼び出し検査実行機能を
    起動する起動制御機能とを記憶手段に有し、かつ前記マ
    イクロプロセッサのポートにはＩＥＥＥ標準１１４９．
    １準拠デバイスが接続されており、 前記マイクロプロセッサに電源を投入すると、前記マイ
    クロプロセッサは初期化を行った後前記割当て機能を呼
    び出し、前記割当て機能は検査モードを認識するための
    モード認識手段を前記マイクロプロセッサの一のポート
    に対して割り当て、 前記マイクロプロセッサは前記起動制御機能を、通常の
    動作と共に継続して実行し、 検査実行開始時に前記検査装置から前記モード認識手段
    に検査モード信号を与え、 前記起動制御機能は前記モード認識手段が検査モードに
    あることを検知して前記割当て機能を呼び出し、 前記割当て機能は、前記検査信号入力手段及び検査信号
    出力手段を前記マイクロプロセッサのポートに割当て、 前記起動制御機能が前記検査実行機能を起動し、 前記検査装置から前記ＩＥＥＥ標準１１４９．１準拠デ
    バイスに対して検査信号を送出することで、前記ＩＥＥ
    Ｅ標準１１４９．１準拠デバイスは前記検査データ信号
    を前記マイクロプロセッサの前記検査信号入力手段とし
    て割り当てられた全てのポートに対して同時に出力し、 前記検査実行機能は前記検査信号入力手段として割り当
    てられた全てのポートから同時に与えられた前記検査デ
    ータ信号を処理し前記検査データ信号により一義的に決
    定される検査結果信号を前記検査信号出力手段として割
    り当てられた全てのポートから同時に出力し、 前記ＩＥＥＥ標準１１４９．１準拠デバイスは前記検査
    結果信号を入力ピンから同時に取り込み、前記検査装置
    に送出し検査結果を判定することにより接続検査を実行
    する事を特徴とする検査方法。
  5. 【請求項５】 前記検査実行機能は、前記検査信号入力
    手段として割り当てられた一のポートから入力される検
    査データ信号を、論理を変化させる事なく前記検査信号
    出力手段として割り当てられた一のポートから出力する
    事を特徴とする請求項１記載の検査方法。
  6. 【請求項６】 前記検査実行機能は、前記検査信号入力
    手段として割り当てられた一のポートから入力される検
    査データ信号を、論理を変化させる事なく前記検査信号
    出力手段として割り当てられた一のポートから出力する
    事を特徴とする請求項２記載の検査方法。
  7. 【請求項７】 前記検査実行機能は、前記検査信号入力
    手段として割り当てられた一のポートから入力される検
    査データ信号を、論理を変化させる事なく前記検査信号
    出力手段として割り当てられた一のポートから出力する
    事を特徴とする請求項３記載の検査方法。
  8. 【請求項８】 前記検査実行機能は、前記検査信号入力
    手段として割り当てられた一のポートから入力される検
    査データ信号を、論理を変化させる事なく前記検査信号
    出力手段として割り当てられた一のポートから出力する
    事を特徴とする請求項４記載の検査方法。
  9. 【請求項９】 検査モードを認識するためのモード認識
    手段をマイクロプロセッサの一のポートに対して割り当
    てるとともに、検査信号入力手段及び検査信号出力手段
    を前記マイクロプロセッサのポートにそれぞれ割り当て
    る割当て機能と、 前記検査信号入力手段として割り当てられた全てのポー
    トから同時に入力される検査データ信号を処理し前記検
    査データ信号により一義的に決定される検査結果信号を
    前記検査信号出力手段として割り当てられた全てのポー
    トから同時に出力する検査実行機能と、 前記モード認識手段が検査モードにあることを検知して
    前記割当て機能を呼び出し、検査実行機能を起動する起
    動制御機能とを記憶手段に有する事を特徴とするマイク
    ロプロセッサ。
  10. 【請求項１０】 前記割当て機能と前記起動制御機能と
    前記検査実行機能とを恒久的に記憶手段に有する事を特
    徴とする請求項９記載のマイクロプロセッサ。
  11. 【請求項１１】 前記割当て機能は通常動作を行うため
    のソフトウェアに含まれる事を特徴とする請求項９記載
    のマイクロプロセッサ。
  12. 【請求項１２】 前記割当て機能は前記起動制御機能に
    含まれる事を特徴とする請求項９記載のマイクロプロセ
    ッサ。
  13. 【請求項１３】 前記割当て機能、前記起動制御機能は
    前記検査実行機能に含まれる事を特徴とする請求項９記
    載のマイクロプロセッサ。
  14. 【請求項１４】 前記割当て機能は、前記検査信号入力
    手段と検査信号出力手段とを兼用する検査信号入出力手
    段を前記マイクロプロセッサのポートに割り当てる事を
    特徴とする請求項９記載のマイクロプロセッサ。
  15. 【請求項１５】 前記割当て機能は前記モード認識手段
    を複数のポートに割り当て、前記検査実行機能は複数の
    検査機能を有し、前記起動制御機能は検査モードに応じ
    て前記検査実行機能の複数の検査機能を適宜起動する事
    を特徴とする請求項９記載のマイクロプロセッサ。
JP32957996A 1996-12-10 1996-12-10 マイクロプロセッサおよびその検査方法 Expired - Fee Related JP3200565B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32957996A JP3200565B2 (ja) 1996-12-10 1996-12-10 マイクロプロセッサおよびその検査方法
US08/986,136 US5940783A (en) 1996-12-10 1997-12-05 Microprocessor and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32957996A JP3200565B2 (ja) 1996-12-10 1996-12-10 マイクロプロセッサおよびその検査方法

Publications (2)

Publication Number Publication Date
JPH10171677A JPH10171677A (ja) 1998-06-26
JP3200565B2 true JP3200565B2 (ja) 2001-08-20

Family

ID=18222934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32957996A Expired - Fee Related JP3200565B2 (ja) 1996-12-10 1996-12-10 マイクロプロセッサおよびその検査方法

Country Status (2)

Country Link
US (1) US5940783A (ja)
JP (1) JP3200565B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289389B1 (en) * 1997-06-03 2001-09-11 Lextron Systems, Inc. Enhanced integrated data delivery system
US6112312A (en) * 1998-03-10 2000-08-29 Advanced Micro Devices, Inc. Method for generating functional tests for a microprocessor having several operating modes and features
IT1303240B1 (it) * 1998-08-07 2000-11-02 Ansaldo Segnalamento Ferroviario Spa Dispositivo e metodo di telecomando.
US6618686B2 (en) * 1999-05-14 2003-09-09 Xilinx, Inc. System and method for testing a circuit implemented on a programmable logic device
JP2001100837A (ja) * 1999-10-04 2001-04-13 Fujitsu Ten Ltd 電子制御装置の入出力接続検査方法およびマイクロコンピュータ
DE10041697A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Verfahren zum Testen einer programmgesteuerten Einheit durch eine externe Testvorrichtung
EP2876512A1 (de) * 2013-11-25 2015-05-27 dSPACE digital signal processing and control engineering GmbH Verfahren zur automatischen Verbindung von Komponenten eines Modells eines technischen Systems
EP2990892B1 (de) * 2014-09-01 2019-05-22 dSPACE digital signal processing and control engineering GmbH Verfahren zum Verbinden einer Eingabe/Ausgabe-Schnittstelle eines für das Testen eines Steuergeräts eingerichteten Testgeräts
CN104316866B (zh) * 2014-11-20 2017-11-14 上海华力创通半导体有限公司 芯片的测试结构及测试方法
CN104932327B (zh) * 2015-05-04 2018-04-17 国网江苏省电力公司电力科学研究院 信号路径控制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101498A (en) * 1987-12-31 1992-03-31 Texas Instruments Incorporated Pin selectable multi-mode processor
US4975641A (en) * 1988-07-14 1990-12-04 Sharp Kabushiki Kaisha Integrated circuit and method for testing the integrated circuit
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
GB9217728D0 (en) * 1992-08-20 1992-09-30 Texas Instruments Ltd Method of testing interconnections between integrated circuits in a circuit
GB9417602D0 (en) * 1994-09-01 1994-10-19 Inmos Ltd A controller for implementing scan testing
JPH08137824A (ja) * 1994-11-15 1996-05-31 Mitsubishi Semiconductor Software Kk セルフテスト機能内蔵シングルチップマイコン

Also Published As

Publication number Publication date
JPH10171677A (ja) 1998-06-26
US5940783A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
US6516428B2 (en) On-chip debug system
US6842865B2 (en) Method and system for testing microprocessor based boards in a manufacturing environment
JPS6134639A (ja) 電子回路試験装置
JP3200565B2 (ja) マイクロプロセッサおよびその検査方法
US5940413A (en) Method for detecting operational errors in a tester for semiconductor devices
JP4705886B2 (ja) 回路基板の診断方法、回路基板およびｃｐｕユニット
US6490694B1 (en) Electronic test system for microprocessor based boards
US20030237036A1 (en) Semiconductor integrated circuit with built-in self-test function and system including the same
JPH0257676B2 (ja)
JPS5911452A (ja) パリテイチエツク回路の試験方式
KR0156061B1 (ko) 마이크로프로세서보드의 검사장치
JP2920561B2 (ja) １チップマイクロコンピュータのテスト方法
JP3041340B2 (ja) 監視制御装置
JP2001327188A (ja) モータ制御システムの自己診断方法
JP2000088927A (ja) 電子機器
JPS5877674A (ja) 試験パタ−ン発生装置
JPS63231540A (ja) 擬似障害発生回路
JPH03120697A (ja) 集積回路装置
JPH04274526A (ja) 基板検査装置
JPH02110745A (ja) 回路板の欠陥探知方法
KR20010060486A (ko) Ｐｐｃ 메인 메모리 자가 진단 장치 및 방법
JPH06139094A (ja) 情報処理装置
JPH0412490B2 (ja)
CN1043020A (zh) 提高存储器仿真法性能的增强型硬件
JPS62145174A (ja) デジタルパタ−ン発生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees