JPH02110745A - 回路板の欠陥探知方法 - Google Patents
回路板の欠陥探知方法Info
- Publication number
- JPH02110745A JPH02110745A JP1196498A JP19649889A JPH02110745A JP H02110745 A JPH02110745 A JP H02110745A JP 1196498 A JP1196498 A JP 1196498A JP 19649889 A JP19649889 A JP 19649889A JP H02110745 A JPH02110745 A JP H02110745A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- chip
- signal
- circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000007547 defect Effects 0.000 title description 3
- 230000001052 transient effect Effects 0.000 claims description 2
- 238000003745 diagnosis Methods 0.000 claims 5
- 230000002950 deficient Effects 0.000 abstract description 5
- 125000004122 cyclic group Chemical group 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 13
- 239000000523 sample Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータ装置の回路板の欠陥を検出する
技術に係り、より詳細には、回路板内の特定の欠陥素子
を識別することに関する。
技術に係り、より詳細には、回路板内の特定の欠陥素子
を識別することに関する。
従来の技術
］ンピュータ装置の欠陥をテストする場合に、ソフトウ
ェア制御技術を用いて、欠陥のある回路板又はモジュー
ルが識別されている。回路板内にある欠陥部品又は他の
素子の識別は、物理的なプローブを用いてテスト装置を
回路板上のテスト点に接続し、技術者が順次に探知して
いくか又は自動的なテスト装置を用いることにより行な
われている。技術者による探知は時間がか）る上に、エ
ラーの確率が高く、一方、自動的な探知は回路板設計の
開発中には非常にやっかいなものである。
ェア制御技術を用いて、欠陥のある回路板又はモジュー
ルが識別されている。回路板内にある欠陥部品又は他の
素子の識別は、物理的なプローブを用いてテスト装置を
回路板上のテスト点に接続し、技術者が順次に探知して
いくか又は自動的なテスト装置を用いることにより行な
われている。技術者による探知は時間がか）る上に、エ
ラーの確率が高く、一方、自動的な探知は回路板設計の
開発中には非常にやっかいなものである。
というのは、プローブ及び回路板の製造を待ってテスト
を行なわねばならず、回路板に変更が出るたびに自動プ
ローブも設計し直さなければならないからである。更に
、プローブ自体が回路板の質低下を招く傾向があり、然
も、サイズが益々小さくなり且つ回路板における素子の
実装密度が高くなるにつれてプローブに関する全ての問
題が著しいものとなってきている。
を行なわねばならず、回路板に変更が出るたびに自動プ
ローブも設計し直さなければならないからである。更に
、プローブ自体が回路板の質低下を招く傾向があり、然
も、サイズが益々小さくなり且つ回路板における素子の
実装密度が高くなるにつれてプローブに関する全ての問
題が著しいものとなってきている。
発明の構成
本発明は、回路板の１つ以上のチップに取り付けられる
診断回路を提供する。この診断回路は、診断時間中に、
回路板上の装置に動作電圧を分配している動作電圧供給
構造体（アース、Ｂ十電源、クロック等の）を経て正常
の電圧が供給されている場合及びその場合にのみ診断出
力信号を発生するように構成される。この診断出力は、
チップの診断出力ピンに接続され、このピンは、チップ
の動作ピンの１つ（信号出力ピンのような）としても働
く。診断ピンのリセプタクルは、回路板上において、回
路板の周囲の診断インターフェイスに接続される。
診断回路を提供する。この診断回路は、診断時間中に、
回路板上の装置に動作電圧を分配している動作電圧供給
構造体（アース、Ｂ十電源、クロック等の）を経て正常
の電圧が供給されている場合及びその場合にのみ診断出
力信号を発生するように構成される。この診断出力は、
チップの診断出力ピンに接続され、このピンは、チップ
の動作ピンの１つ（信号出力ピンのような）としても働
く。診断ピンのリセプタクルは、回路板上において、回
路板の周囲の診断インターフェイスに接続される。
診断時間の開始及び終了は、電源オン時過渡信号、リセ
ットのアサート又はデアサート、或いは電源オン後の第
１のデータ処理信号といった通常チップにおいて得られ
る制御信号によって定められる。
ットのアサート又はデアサート、或いは電源オン後の第
１のデータ処理信号といった通常チップにおいて得られ
る制御信号によって定められる。
診断インターフェイスに現われる診断信号は、直接的に
又はプログラムされたテスト装置によって検出又は分析
される。診断インターフェイスに診断信号が現われるこ
とは、チップが正しい向きで設置されたと共にチップに
動作電圧を供給する全ての接続部（回路板とチップとの
間の接合部を含む）が完全であることを示す確実な指示
である。
又はプログラムされたテスト装置によって検出又は分析
される。診断インターフェイスに診断信号が現われるこ
とは、チップが正しい向きで設置されたと共にチップに
動作電圧を供給する全ての接続部（回路板とチップとの
間の接合部を含む）が完全であることを示す確実な指示
である。
インターフェイスは、単に各チップに対する回路板のエ
ツジコネクタであってもよいし、又は種々のマルチプレ
クス機構を用いて物理的な接続部の数を減少してもよい
。特に、種々のチップの診断回路は、単一の導線を経て
混乱なく信号を搬送できるように個別の出力信号（個別
の周波数の発振）を発生するように設計することができ
る。
ツジコネクタであってもよいし、又は種々のマルチプレ
クス機構を用いて物理的な接続部の数を減少してもよい
。特に、種々のチップの診断回路は、単一の導線を経て
混乱なく信号を搬送できるように個別の出力信号（個別
の周波数の発振）を発生するように設計することができ
る。
実施例
第１図を参照すれば、テストを受ける回路板１１は、コ
ネクタ１２を経てテストコンピュータ１３に接続されて
概略的に示されており、コンピュータ１３は、プロセッ
サ１４と、このプロセッサを制御するためのプログラム
が記憶されたメモリ１５と、デイスプレィ１６とを備え
ている。
ネクタ１２を経てテストコンピュータ１３に接続されて
概略的に示されており、コンピュータ１３は、プロセッ
サ１４と、このプロセッサを制御するためのプログラム
が記憶されたメモリ１５と、デイスプレィ１６とを備え
ている。
回路板１１には、多数の集積回路チップが取り付けられ
ており、その代表的なものがチップ１７及び１８である
。リセプタクル２１は、チップ１７の診断端子ピン２２
を受け入れてこれに接続され、リセプタクル２３も同様
にチップ１８の診断端子ピン２４を受け入れる。回路板
１１は、テストコンピュータ１３に診断信号を供給する
診断インターフェイスとして働くエツジコネクタ１９の
アレイを含んでいる。供給ライン２５．２６．２７及び
２８は、回路板上のチップ１７．１８及び他のチップに
、各々、アース、電力、クロック及びリセットの作動信
号を供給する。診断接続部２９は、リセプタクル２１及
び２３を診断インターフェイス１９に接続する。
ており、その代表的なものがチップ１７及び１８である
。リセプタクル２１は、チップ１７の診断端子ピン２２
を受け入れてこれに接続され、リセプタクル２３も同様
にチップ１８の診断端子ピン２４を受け入れる。回路板
１１は、テストコンピュータ１３に診断信号を供給する
診断インターフェイスとして働くエツジコネクタ１９の
アレイを含んでいる。供給ライン２５．２６．２７及び
２８は、回路板上のチップ１７．１８及び他のチップに
、各々、アース、電力、クロック及びリセットの作動信
号を供給する。診断接続部２９は、リセプタクル２１及
び２３を診断インターフェイス１９に接続する。
第２図に非常に概略的に示されたチップ１７（又は１８
）の内部構造としては、チップが実行するように設計さ
れた信号の処理を行なう通常の演算回路３４と、動作信
号供給構造体３０．３１．３２及び３３とを備えており
、これらの構造体は、ピン２５．２６．２７及び２８に
各々接続されて、アース、電力、クロック及びリセット
の動作電圧を適当なピンに接続する。（動作信号供給構
造体は、第２図にはリードとして概略的に示されている
が、ソリッドステートチップにおいては半導体ウェハを
通して経路が曲がりくねった導電性領域である。） 又、回路板１７には診断回路３５も含まれており、これ
は、動作信号供給構造体３０．３１．３２及び３３に接
続されていると共に、診断端子ピン２２に接続されてい
る。診断回路３５は、これが接続されたアース、電力及
びクロック供給構造体がそれらの正常な動作電圧を与え
るときに個別の診断信号を発生し、それ以外のときには
発生しないように構成されている。この診断信号は、導
電性構造体３６によって診断端子ピン２２へ送られる。
）の内部構造としては、チップが実行するように設計さ
れた信号の処理を行なう通常の演算回路３４と、動作信
号供給構造体３０．３１．３２及び３３とを備えており
、これらの構造体は、ピン２５．２６．２７及び２８に
各々接続されて、アース、電力、クロック及びリセット
の動作電圧を適当なピンに接続する。（動作信号供給構
造体は、第２図にはリードとして概略的に示されている
が、ソリッドステートチップにおいては半導体ウェハを
通して経路が曲がりくねった導電性領域である。） 又、回路板１７には診断回路３５も含まれており、これ
は、動作信号供給構造体３０．３１．３２及び３３に接
続されていると共に、診断端子ピン２２に接続されてい
る。診断回路３５は、これが接続されたアース、電力及
びクロック供給構造体がそれらの正常な動作電圧を与え
るときに個別の診断信号を発生し、それ以外のときには
発生しないように構成されている。この診断信号は、導
電性構造体３６によって診断端子ピン２２へ送られる。
構造体３６における診断信号の出力は、更に、診断時間
中にのみ効果的に制御される。或いは又、これは、電源
オン時の立上り信号によって開始され、そしてその後の
第１データ処理信号又は他の制御信号によって終了され
てもよい。
中にのみ効果的に制御される。或いは又、これは、電源
オン時の立上り信号によって開始され、そしてその後の
第１データ処理信号又は他の制御信号によって終了され
てもよい。
上記したように機能する診断回路の設計及び構造は、当
業者に良く知られており、これ以上詳しく説明する必要
はなかろう。
業者に良く知られており、これ以上詳しく説明する必要
はなかろう。
チップ１８の構造は、チップ１７と一般に同じである（
が、その動作回路は異なった機能を果たす）。然し乍ら
、チップ１８の診断回路は、チップ１７とは異なった診
断出力信号を発生する。
が、その動作回路は異なった機能を果たす）。然し乍ら
、チップ１８の診断回路は、チップ１７とは異なった診
断出力信号を発生する。
例えば、２つの診断回路は、周波数の異なる周期的な信
号を発生する。
号を発生する。
作動に際し、接続エラーに対してテストされるべき回路
板１１は、コネクタ１２を経てテストコンピュータ１３
に取り付けられる。メモリ１５のソフトウェアプログラ
ムの制御のもとで、コンピュータは回路板をオンにし、
診断開始制御信号を供給し、機能不良のチップに対して
診断インターフェイス１９を経て送られた診断出力信号
を検出及び分析し、その結果をデイスプレィ１６に表示
する。
板１１は、コネクタ１２を経てテストコンピュータ１３
に取り付けられる。メモリ１５のソフトウェアプログラ
ムの制御のもとで、コンピュータは回路板をオンにし、
診断開始制御信号を供給し、機能不良のチップに対して
診断インターフェイス１９を経て送られた診断出力信号
を検出及び分析し、その結果をデイスプレィ１６に表示
する。
本発明を実施する別の方法も当業者に明らかであろう。
これらは、多数のチップから診断インターフェイスを経
てテストコンピュータへ信号を送信する種々のマルチプ
レクス技術を使用することを含む。
てテストコンピュータへ信号を送信する種々のマルチプ
レクス技術を使用することを含む。
第１図は、チップが取り付けられた回路板を本発明によ
りテストコンピュータに接続してこのコンピュータによ
ってテスするところを示した概略図、そして 第２図は、第１図のチップを示す図である。 １１・・・回路板 １２・・・コネクタ１３・・・
テストコンピュータ １４・・・プロセッサ １５・・・メモリ１６・・
・デイスプレィ １７．１８・・・チップ ２１．２３・・・リセプタクル ２２．２４・・・診断端子ピン ２５．２６．２７．２８・・・供給ライン２９・・・診
断接続部 ３０．３１．３２．３３・・動作信号供給構造体３４・
・・演算回路
りテストコンピュータに接続してこのコンピュータによ
ってテスするところを示した概略図、そして 第２図は、第１図のチップを示す図である。 １１・・・回路板 １２・・・コネクタ１３・・・
テストコンピュータ １４・・・プロセッサ １５・・・メモリ１６・・
・デイスプレィ １７．１８・・・チップ ２１．２３・・・リセプタクル ２２．２４・・・診断端子ピン ２５．２６．２７．２８・・・供給ライン２９・・・診
断接続部 ３０．３１．３２．３３・・動作信号供給構造体３４・
・・演算回路
Claims (7)
- （１）チップの機能が正常であるときに用いられて対応
する動作電圧をチップの動作回路に供給するための１つ
以上の動作信号供給構造体を備えているチップにおいて
、 このチップは診断回路を具備し、該診断回路は、診断開
始信号をチップに供給するときと診断終了信号をチップ
に供給するときとの間の時間中にそしてこの時間中にの
み、上記１つ以上の動作信号供給構造体に正常な動作電
圧が送られたときに個別の診断出力信号を発生するよう
に構成され且つ接続されており、そして 上記診断回路は、上記診断出力信号をチップの診断端子
ピンに送るよう接続されることを特徴とするチップ。 - （２）上記動作信号供給構造体は、アース信号供給源、
電力供給源及びクロック信号供給源を含む請求項１に記
載のチップ。 - （３）上記診断開始信号は、電源オン時の過渡状態であ
る請求項１に記載のチップ。 - （４）上記診断開始信号は、リセット信号のアサート状
態である請求項１に記載のチップ。 - （５）上記診断終了信号は、リセット信号のデアサート
状態である請求項４に記載のチップ。 - （６）回路板の接続エラーを探知する方法において、 上記回路板の部品として用いられるチップ上に診断回路
を設け、該診断回路は、診断開始信号をチップに供給す
るときと診断終了信号をチップに供給するときとの間の
時間中にそしてこの時間中にのみ、１つ以上の動作信号
供給構造体に正常な動作電圧が送られたときに個別の診
断出力信号を発生するように構成され且つそのように上
記動作電圧供給構造体に接続されており、上記診断回路
は、上記診断出力信号をチップの診断端子ピンに送るよ
う接続され、 更に、上記回路板上に診断インターフェイスを設けると
共に、上記診断ピンを通常受け入れるためのリセプタク
ルから上記診断インターフェイスへ接続を設け、 更に、上記チップに診断開始信号を供給し、そして診断
時間の後に、診断終了信号を供給し、更に、上記診断時
間中に上記診断インターフェイスに受け取った信号を分
析して、上記回路板における上記チップの接続にエラー
があるかどうか確かめることを特徴とする方法。 - （７）回路板の接続エラーを探知する方法において、 上記回路板の部品として用いられる複数の各チップ上に
診断回路を設け、該診断回路は、診断開始信号をチップ
に供給するときと診断終了信号をチップに供給するとき
との間の時間中にそしてこの時間中にのみ、１つ以上の
動作信号供給構造体に正常な動作電圧が送られたときに
診断出力信号を発生するように構成され且つそのように
上記動作電圧供給構造体に接続されており、上記診断回
路は、上記診断出力信号をチップの診断端子ピンに送る
よう接続され、多数の診断回路の診断出力信号は互いに
異なるものであり、 更に、上記回路板上に診断インターフェイスを設けると
共に、上記診断ピンを通常受け入れるためのリセプタク
ルから上記診断インターフェイスへ接続を設け、 更に、上記チップに診断開始信号を供給し、そして診断
時間の後に、診断終了信号を供給し、更に、上記診断時
間中に上記診断インターフェイスに受け取った信号を分
析して、上記回路板におけるいずれかの上記チップの接
続にエラーがあるかどうか確かめることを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22550488A | 1988-07-28 | 1988-07-28 | |
| US225504 | 2002-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02110745A true JPH02110745A (ja) | 1990-04-23 |
Family
ID=22845151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196498A Pending JPH02110745A (ja) | 1988-07-28 | 1989-07-28 | 回路板の欠陥探知方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0352910A3 (ja) |
| JP (1) | JPH02110745A (ja) |
| KR (1) | KR930000209B1 (ja) |
| CA (1) | CA1303236C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721409B1 (fr) * | 1994-06-17 | 1996-07-19 | Thomson Csf | Procédé et dispositif pour l'auto-dépannage de cartes de circuits imprimés. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769349A (en) * | 1980-10-09 | 1982-04-28 | Control Data Corp | Lsi circuit chip inspecting device |
| JPS5868165A (ja) * | 1981-09-30 | 1983-04-22 | シ−メンス・アクチエンゲゼルシヤフト | マイクロプロセツサ内の追加的機能単位およびその作動方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789205A (en) * | 1972-09-28 | 1974-01-29 | Ibm | Method of testing mosfet planar boards |
| JPS5787149A (en) * | 1980-11-19 | 1982-05-31 | Matsushita Electric Ind Co Ltd | Large-scale integrated circuit |
| JPS57207347A (en) * | 1981-06-16 | 1982-12-20 | Mitsubishi Electric Corp | Semiconductor device |
| US4612499A (en) * | 1983-11-07 | 1986-09-16 | Texas Instruments Incorporated | Test input demultiplexing circuit |
-
1989
- 1989-06-27 EP EP19890306536 patent/EP0352910A3/en not_active Withdrawn
- 1989-07-21 CA CA000606389A patent/CA1303236C/en not_active Expired - Fee Related
- 1989-07-28 JP JP1196498A patent/JPH02110745A/ja active Pending
- 1989-07-28 KR KR1019890010688A patent/KR930000209B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769349A (en) * | 1980-10-09 | 1982-04-28 | Control Data Corp | Lsi circuit chip inspecting device |
| JPS5868165A (ja) * | 1981-09-30 | 1983-04-22 | シ−メンス・アクチエンゲゼルシヤフト | マイクロプロセツサ内の追加的機能単位およびその作動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000209B1 (ko) | 1993-01-14 |
| EP0352910A3 (en) | 1991-04-17 |
| KR900002087A (ko) | 1990-02-28 |
| EP0352910A2 (en) | 1990-01-31 |
| CA1303236C (en) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016563A (en) | Method and apparatus for testing a logic design of a programmable logic device | |
| US6516428B2 (en) | On-chip debug system | |
| US6425101B1 (en) | Programmable JTAG network architecture to support proprietary debug protocol | |
| US6178526B1 (en) | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board | |
| US6842865B2 (en) | Method and system for testing microprocessor based boards in a manufacturing environment | |
| US7607056B2 (en) | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices | |
| US20090192753A1 (en) | Apparatus and method for testing electronic systems | |
| EP2220509B1 (en) | Semiconductor device test system | |
| US6487610B2 (en) | Direct processor access via an external multi-purpose interface | |
| US4771428A (en) | Circuit testing system | |
| US5621312A (en) | Method and apparatus for checking the integrity of a device tester-handler setup | |
| JP2005513444A (ja) | マイクロプロセッサに基づく集積回路検査のための測定 | |
| EP0414378B1 (en) | An adapter for integrated circuit elements and a method using the adapter for testing assembled elements | |
| US7702480B2 (en) | Manufacturing test and programming system | |
| JP2002340987A (ja) | 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法 | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| US4995038A (en) | Finding faults in circuit boards | |
| JPH04213077A (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| JPH02110745A (ja) | 回路板の欠陥探知方法 | |
| US8346498B2 (en) | Programmable device testing | |
| KR20060132143A (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| US7275188B1 (en) | Method and apparatus for burn-in of semiconductor devices | |
| IES81009B2 (en) | An electronic test system for microprocessor based boards | |
| US6119256A (en) | Apparatus for testing a fixed logic value interconnection between integrated circuits | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 |