KR0156061B1 - 마이크로프로세서보드의 검사장치 - Google Patents

마이크로프로세서보드의 검사장치 Download PDF

Info

Publication number
KR0156061B1
KR0156061B1 KR1019950035745A KR19950035745A KR0156061B1 KR 0156061 B1 KR0156061 B1 KR 0156061B1 KR 1019950035745 A KR1019950035745 A KR 1019950035745A KR 19950035745 A KR19950035745 A KR 19950035745A KR 0156061 B1 KR0156061 B1 KR 0156061B1
Authority
KR
South Korea
Prior art keywords
microprocessor
system board
input
output
board
Prior art date
Application number
KR1019950035745A
Other languages
English (en)
Other versions
KR970022345A (ko
Inventor
계홍석
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950035745A priority Critical patent/KR0156061B1/ko
Publication of KR970022345A publication Critical patent/KR970022345A/ko
Application granted granted Critical
Publication of KR0156061B1 publication Critical patent/KR0156061B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 마이크로프로세서 응용시스템의 시스템보드를 검사함에 있어 피측정용 시스템보드에 설치되어 있는 마이크로프로세서를 디스에이블시킨 상태에서 정상적인 외부 시스템의 입출력제어를 통해 피측정용 시스템보드의 이상유무를 검사할 수 있도록 하는 마이크로프로세서보드의 검사장치에 관한 것으로서, 실제 시험장비를 구현하는 경우 마이크로프로세서의 종류도 다양하고 마이크로프로세서가 수행하는 롬프로그램(롬에 저장되어 있는 제어프로그램)도 제각기 다르기 때문에 시험절차의 설정에 있어 마이크로프로세서의 구조와 롬프로그램 내용을 정확히 파악하지 않으면 않된다.
본 발명은 상기한 사정을 감안하여 발명한 것으로, 피측정용 시스템보드(100)상에 장착되어 있는 마이크로프로세서(110)를 시험용 컴퓨터(10)에서 출력되는 홀드신호(HOLD)를 이용하여 디스에이블시킨 후 시험용 컴퓨터(10)에서 피측정용 시스템보드(100)상의 각 주변장치들에 데이터를 기록하거나 그 기록된 내용을 검증하므로써 피측정용 시스템보드(100)의 정상여부를 검사할 수 있는 장점이 있는 발명임.

Description

마이크로프로세서보드의 검사장치
제1도은 일반적인 마이크로프로세서의 데이타입출력 구성도.
제2도는 제1도에 따른 데이타의 기록 및 독출을 설명하기 위한 타임 차트.
제3도는 본 발명의 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 시험용 컴퓨터 20 : 입출력포트
30,40 : 출력포트 50 : 입력포트
100 : 피측정용 시스템보드 110 : 마이크로프로세서
120 : 메모리 130 : 입출력장치
본 발명은 마이크로프로세서보드의 검사장치에 관한 것으로, 더욱 상세하게는 마이크로프로세서 응용시스템의 시스템보드를 검사함에 있어 피측정용 시스템보드에 설치되어 있는 마이크로프로세서를 디스에이불시킨 상태에서 정상적인 외부 시스템의 입출력제어를 통해 피측정용 시스템보드의 이상 유무를 검사할 수 있도록 하는 마이크로프로세서보드의 검사장치에 관한 것이다.
일반적으로 마이크로프로세서는 연산과 제어 그리고 레지스터등의 저장 기능을 실행할 수 있도록 소형으로 된 하나의 칩에 집적시켜 형성된 것으로, 프린터, 디스크, 단말기등과 각종 가전제품, 공정 제어기기, 사무기기 등에 널리 이용되고 있다.
이러한 마이크로프로세서는 내측에 연산회로와 제어회로 그리고 기억회로가 집적되어 구성되어 있는 바 사용자가 목적에 따라 작성한 프로그램을 외부의 기억장치에 저장시켜 놓고 그 프로그램의 제어순서에 따라 연산, 제어, 기억등의 기능을 내부적으로 실행함과 더불어 그 외부에 연결되는 기억 장치(ROM과 RAM등의 메모리)나 입출력장치등과 정보를 주고 받는다.
위와 같은 순차적인 동작중에 이루어지는 데이타의 흐름은 항시 버스를 통해 이루어지도록 구성되어 있는 바, 버스에는 정보의 전송을 위한 데이터 버스와 그 정보를 저장하거나 또는 독출하고자 하는 정보가 저장되어 있는 위치를 나타내는 어드레스버스로 이루어져 있으며, 각각의 데이터버스와 어드레스버스들은 마이크로프로세서나 주변장치들의 처리능력에 따라 예컨대 8비트, 16비트, 32비트 라인등으로 이루어져 있다.
이와 같이 마이크로프로세서와 메모리나 입출력장치 그리고 그들간의 정보전송을 위해 연결되는 데이터버스와 어드레스버스들은 동일 인쇄회로기판에 장착 및 형성되어 있는데 가능한한 조립완성품의 외형크기를 줄이려는 현재의 추세에 따라 버스라인들간의 간격을 극히 좁게 설계하고 있다.
그러나 주어진 배치공간은 한정되어 있고 배치해야될 버스라인은 많기 때문에 인쇄회로기판을 제작하다보면 버스라인들간에 쇼트되는 곳이 발생된다거나 버스라인간에 극히 인접되는 부위가 포함되어 있는 불량 인쇄회로기판에 그대로 부품들을 조립하여 생산하는 경우 결국 그 조립품도 불량품으로 처리될 수 밖에 없는 문제점이 있었다.
따라서 다수의 버스라인들이 배치되어 있는 인쇄회로기판에 마이크로프로세서와 메모리등의 기억장치 그리고 입출력장치등의 전자부품들을 조립하여 사용하는 제품들에 있어 버스라인이 정상적으로 배치되어 상호 버스라인간에 간섭영향등이 있는지 여부를 검사할 필요성이 대두된다.
또한 마이크로프로세서를 이용하는 마이크로프로세서응용시스템의 시스템보드(마이크로프로세서를 비롯하여 그 주변부품이 장착되어 있는 인쇄회로기판)의 검사에 있어 마이크로프로세서가 메모리(ROM)에 기록된 프로그램을 정상적으로 수행하는 가를 검사하는 것이 가장 최선의 방법이다.
그러나 실제 시험장비를 구현하는 경우 마이크로프로세서의 종류도 다양하고 마이크로프로세서가 수행하는 롬프로그램(롬에 저장되어 있는 제어프로그램)도 제각기 다르기 때문에 시험절차의 설정에 있어 마이크로프로세서의 구조와 롬프로그램 내용을 정확히 파악하지 않으면 안된다.
본 발명은 상기한 사정을 감안하여 발명한 것으로 위와 같은 문제를 해결함과 더불어 마이크로프로세서가 장착된 시스템보드의 동작상태를 검사하기 위한 것으로서, 피측정용 시스템보드에 장착된 마이크로프로세서를 디스에이블시킨 상태에서 시험용 시스템을 통해 피측정용 시스템보드의 동작을 제어하는 의사 마이크로프로세서를 시뮬레이션하여 검사절차를 쉽게 구현할 수 있도록 된 마이크로프로세서보드의 검사장치를 제공하고자 함에 발명의목적이 있다.
상기한 목적을 실현하기 위한 본 발명은 피측정용 시스템보드(또는 마이크로프로세서보드)상에 설치되어 있는 마이크로프로세서의 데이터출력단과 어드레스출력단 그리고 각종 기능제어단에는 시험용 컴퓨터중 그와 대응되는 마이크로프로세서의 해당 입출력단을 연결함과 더불어 피측정용 입출력 장치(I/O 디바이스)의 입출력단에도 시험용 컴퓨터중 그와 대응되는 입출력 장치를 연결하여 시험용 컴퓨터로 피측정용 시스템보드를 검사할 때 시험용 컴퓨터에서 피측정용 시스템보드에 장착되어 있는 마이크로프로세서의 홀드(HOLD)단자를 제어하여 피측정용 마이크로프로세서를 디스에이블시키고 시험용 컴퓨터에 미리 설정된 데이터를 피측정용 시스템보드로 전송시켜 그의 입출력장치에서 전송되어 오는 출력을 검사하여 정상적인가 여부를 판단하므로써 피측정용 시스템보드의 입출력장치의 이상유무를 판단하도록 이루어진 것이다.
이하 본 발명의 일실시예에 대한 구성 및 작용효과에 대하여 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명은 마이크로프로세서(110)와 메모리(120) 및 입출력장치(130)가 상호 버스로 연결되어 구성되어 있는 피측정용 시르템보드(100)를 시험용 컴퓨터(10)로 검사하도록 된 마이크로프로세서보드의 검사장치에 있어서, 시험용 컴퓨터(10)의 데이터버스(D0~ Dn)에는 입출력포트(20)를 매개로 피측정 시스템보드(100)에 장착되어 있는 마이크로프로세서(110)의 데이터출력단(DA)이 연결됨과 더불어 이와 마찬가지로 시험용 컴퓨터(10)의 어드레스버스(A0- An) 와 기능제어버스(HOLD)에는 피측정용 마이크로프로세서(110)의 어드레스출력단(AD)과 기능제어출력단(HOLD)이 각각 연결되고, 상기 피측정용 시스템보드(100)에 장착되어있는 입출력장치(130)의 출력단에는 입력포트(50)를 매개로 시험용 컴퓨터(10)의 입출력단자가 연결된 구조로 되어 있다.
제1도는 일반적으로 마이크로프로세서(110)와 메모리(120) 및 입출력 장치(130)로 구성되는 시스템보드(100)를 도시한 것으로, 마이크로프로세서(110)와 기억장치인 메모리(120) 그리고 I/O디바이스인 입출력장치(130)가 데이터버스(DA)와 어드레스버스(AD) 그리고 일부만 도시되었지만 기능제어버스로서 독출신호()용 버스와 기록신호()용 버스로 상호 연결되어 구성됨을 나타내는 것이고, 제2도는 그에 따른 데이터의 기록 및 독출을 설명하기 위한 타임차트를 나타내는 것이다.
제2도중 (a)는 마이크로프로세서(110)가 메모리(120)나 입출력장치(130)로 부터 데이터를 독출하는 작용을 나타내는 타임차트로서, 독출신호()가 액티브되어 있는 동안 그때 지정되고 있는 어드레스의 데이타(빗금친 부분)가 마이크로프로세서(110)에 의해 독출되어진다.
또한 제2도중 (b)는 마이크로프로세서(110)가 메모리(120)나 입출력 장치(130)에 데이터를 기록하는 작용을 나타내는 타임차트로서, 기록신호()가 액티브되어 있는 동안 그때 지정되고 있는 어드레스에 마이크로프로세서(110)가 데이타(빗금친 부분)를 기록하게 된다.
이와 같이 마이크로프로세서(110)가 메모리(120)나 입출력장치(130)로부터 데이터를 읽어드리거나 데이터를 기록할 때 정보의 전송은 데이터버스(DA : D0∼ Dn)와 어드레스버스(AD : A0∼ An)를 통해 이루어지게 된다.
제3도는 본 발명에 따른 피측정 마이크로프로세서(110)의 입출력작용에 대한 메모리(120)와 입출력장치(130)의 정상동작여부를 검사하기 위한 구성도를 도시한 것이다.
여기서 피측정용 시스템보드(100)에는 피측정 마이크로프로세서(110)와 메모리(120) 및 입출력장치(130)가 장착되어 있고 그들 상호간에는 버스로서 연결되어 있는 것이다.
그리고 시스템보드(100)상에 장착되어 있는 마이크로프로세서(110)을 점선형태로 도시한 것은 시스템보드(100)를 측정할 때 실제로 피측정용 마이크로프로세서(110)가 동작되는 것이 아니고 시험용 컴퓨터(10)내에 장착되어 있는 시혐용 컴퓨터(10)의 마이크로프로세서에 의해 작동되어짐을 나타내기 위한 것이다.
이와 같은 동작을 위하여 시험용 컴퓨터(10)의 데이터버스(D0∼ Dn)에 연결되어 있는 입출력포트(20)의 데이터버스(D0∼ Dn)에는 피측정 시스템보드(100)에 장착되어 있는 마이크로프로세서(110)의 데이터출력단(DA)이 연결되어 있다.
또한 이와 마찬가지로 시험용 컴퓨터(10)의 어드레스버스(A0∼ An) 와 기능제어버스(HOLD)에 각각 연결되어 있는 출력포트(30)(40)의 출력단에는 피측정용 마이크로프로세서(110)의 어드레스출력단(AD)과 기능제어출력단(HOLD)이 각각 연결되어 있는 것이다.
그리고 입출력포트(20)는 시험용 컴퓨터(10)의 데이터를 피측정용 시스템보드(100)로 전송하거나 피측정용 시스템보드(100)로 부터 출력되는 데이터를 시험용 컴퓨터(100)로 전송할 수 있도록 된 양방향 전송용 포트이다.
출력포트(30)와 출력포트(40)는 시험용 컴퓨터(10)에서 출력되는 어드레스신호(A0∼ An) 와 기능제어신호(HOLD)를 피측정용 시스템 보드(100)로 전송할 수 있는 일방향 포트이고, 입력모드(50)는 피측정용 시스템보드(100)의 입출력장치(130)로부터 송출되는 데이터를 시험용 컴퓨터(10)로 전송하는 포트이다.
이와 같이 구성되어 있는 검사장치에서 피측정용 시스템보드(100)의 정상동작여부를 시험할 때에는 먼저 시험용 컴퓨터(10)의 기능제어신호중 홀드신호(HOLD)가 피측정용 시스템보드(100)에 장착되어 있는 마이크로프로세서(110)의 홀드단자로 입력되어 피측정용 마이크로프로세서(110)의 동작이 디스에이블된다.
이어 시험용 컴퓨터(10)에 미리 설정되어 있던 데이터를 제2도의 (2-2)와 같은 프로그램수행에 의하여 각각의 입출력포트에 기록한 후 피측정용 시스템보드(100)의 입출력장치(130)에서 입력포트(50)를 통해 입력되는 데이터를 검사하여 초기의 데이터와 동일한지 여부를 판단한다.
그결과 초기의 데이터와 동일한 것으로 판정되면 그 당시의 피측정 시스템보드(100)가 정상적인 것으로 판정되고, 일부라도 상이한 데이터가 발생되면 피측정 시스템보드(100)의 해당 부위가 비정상적인 것으로 판정하게 된다.
다음에 시험용 컴퓨터(10)에서는 피측정용 시스템보드(100)의 메모리(120) 영역에 임의의 데이터를 기록한 다음 이를 다시 검증(VERIFY)하여 정상인가 여부를 검사하게 된다.
이와 같이 하여 피측정용 시스템보드(100)상에 장착된 각 주변장치들의 정상동작여부를 검사할 수 있는 것이다.
상기한 바와 같이 본 발명은 피측정용 시스템보드상에 장착되어 있는 마이크로프로세서를 시험용 컴퓨터에서 출력되는 홀드신호(HOLD)를 이용하여 디스에이블시킨 후 시험용 컵퓨터에서 피측정용 시스템보드상의 각 주변장치들에 데이터를 기록하거나 그 기록된 내용을 검증하므로써 피측정용 시스템보드의 정상여부를 검사할 수 있는 장점이 있는 것이고, 이러한 검사장치를 시스템보드를 대량생산하는 생산라인에서 사용하게 되면 쉽게 불량품을 가려낼 수 있는 효과가 있다.

Claims (2)

  1. 마이크로프로세서(110)와 메모리(120) 및 입출력장치(130)가 상호 버스로 연결되어 구성되어 있는 피측정용 시스템보드(100)를 시험용 컴퓨터(10)로 검사하도록 된 마이크로프로세서보드의 검사장치에 있어서, 시험용 컴퓨터(10)의 데이터버스(D0∼ Dn)에는 입출력포트(20)를 매개로 피측정 시스템보드(100)에 장착되어 있는 마이크로프로세서(110)의 데이터출력단(DA)이 연결됨과 더불어 이와 마찬가치로 시험용 컴퓨터(10)의 어드레스버스(A0∼ An) 와 기능제어버스(HOLD)에는 피측정용마이크로프로세서(110)의 어드레스출력단(AD)과 기능제어출력단(HOLD)이 각각 연결되고, 상기 피측정용 시스템보드(100)에 장착되어있는 입출럭장치(130)의 출력단에는 입력포트(50)를 매개로 시험용 컴퓨터(10)의 입출력단자가 연결되어 있는 마이크로프로세서보드의 검사장치.
  2. 제1항에 있어서, 상기 시험용 컴퓨터(10)는 피측정용 시스템보드(100)의 검사시 홀드신호(HOLD)를 출력하여 마이크로프로세서(110)를 디스에이블시키도록 구성된 것을 특징으로 하는 마이크소프로세서보드의 검사장치.
KR1019950035745A 1995-10-17 1995-10-17 마이크로프로세서보드의 검사장치 KR0156061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035745A KR0156061B1 (ko) 1995-10-17 1995-10-17 마이크로프로세서보드의 검사장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035745A KR0156061B1 (ko) 1995-10-17 1995-10-17 마이크로프로세서보드의 검사장치

Publications (2)

Publication Number Publication Date
KR970022345A KR970022345A (ko) 1997-05-28
KR0156061B1 true KR0156061B1 (ko) 1998-12-15

Family

ID=19430380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035745A KR0156061B1 (ko) 1995-10-17 1995-10-17 마이크로프로세서보드의 검사장치

Country Status (1)

Country Link
KR (1) KR0156061B1 (ko)

Also Published As

Publication number Publication date
KR970022345A (ko) 1997-05-28

Similar Documents

Publication Publication Date Title
US5136590A (en) Kernel testing interface and method for automating diagnostics of microprocessor-based systems
US4578773A (en) Circuit board status detection system
US5850512A (en) Bus analyzer and method for testing internal data paths thereof
JPS5851292B2 (ja) 診断／デバツク計算システム
JP3200565B2 (ja) マイクロプロセッサおよびその検査方法
KR0156061B1 (ko) 마이크로프로세서보드의 검사장치
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
JP2010134677A (ja) マイクロコンピュータ及び組み込みソフトウェア開発システム
IES81009B2 (en) An electronic test system for microprocessor based boards
JP3889836B2 (ja) 制御ユニットを検査する方法及び装置
KR100612576B1 (ko) 자기진단이 가능한 에이직
JP3317648B2 (ja) 半導体装置の解析装置
JP2920561B2 (ja) １チップマイクロコンピュータのテスト方法
JP2765659B2 (ja) データ処理装置の自己テスト方式
JPH03211481A (ja) Ｌｓｉテスト回路
KR100251709B1 (ko) 교환시스템에서통신채널시험방법
JP2595029B2 (ja) 診断容易化回路を有するｌｓｉ
KR0130784Y1 (ko) 병렬 포트의 루프백 검사장치
JPH04274526A (ja) 基板検査装置
KR100617764B1 (ko) 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터
JPH1183946A (ja) 被測定基板用テスト装置
JP2002024100A (ja) パソコン総合試験器
JPS6123263A (ja) 試験方式
JP2008139137A (ja) 試験装置及びそのデバッグシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee