KR100251709B1 - 교환시스템에서통신채널시험방법 - Google Patents

교환시스템에서통신채널시험방법 Download PDF

Info

Publication number
KR100251709B1
KR100251709B1 KR1019970018775A KR19970018775A KR100251709B1 KR 100251709 B1 KR100251709 B1 KR 100251709B1 KR 1019970018775 A KR1019970018775 A KR 1019970018775A KR 19970018775 A KR19970018775 A KR 19970018775A KR 100251709 B1 KR100251709 B1 KR 100251709B1
Authority
KR
South Korea
Prior art keywords
level processor
test
port
lower level
operation mode
Prior art date
Application number
KR1019970018775A
Other languages
English (en)
Other versions
KR19980083466A (ko
Inventor
장재혁
박기범
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970018775A priority Critical patent/KR100251709B1/ko
Publication of KR19980083466A publication Critical patent/KR19980083466A/ko
Application granted granted Critical
Publication of KR100251709B1 publication Critical patent/KR100251709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/20—Automatic or semi-automatic exchanges with means for interrupting existing connections; with means for breaking-in on conversations

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야
교환시스템에서 통신 채널 시험 방법
나. 발명이 해결하려고 하는 기술적 과제
교환시스템에서 하위 레벨 프로세서가 디바이스 제어를 위해 직렬 통신로의 동작 상태를 점검한다.
다. 발명의 해결 방법의 요지
상위 레벨 프로세서는 하위 레벨 프로세서의 동작 모드, 시험 포트, 통신 데이터 단위, 시험 어드레스 범위, 제어 레지스터 값과 같은 시험 가능 항목을 선택하는 과정과, 상기 하위 레벨 프로세서는 상기 상위 레벨 프로세서로부터 선택된 시험 항목에 대응되는 데이터를 수신하여 상기 데이터 송수신 상태에 따른 통신 채널의 시험 결과를 검증하는 과정과, 상기 하위 레벨 프로세서는 상기 검증된 시험 결과를 상기 상위 레벨 프로세서로 보고하는 과정으로 이루어진다.
라. 발명의 중요한 용도
교환시스템에서 통신 채널에 대한 시험 결과의 검증 및 보고가 일괄적으로 이루어지므로 효율적이고, 정확한 데이터를 얻을 수 있다.

Description

교환시스템에서 통신 채널 시험 방법{METHOD FOR TESTING COMMUNICATION CHANNEL IN EXCHANGE SYSTEM}
본 발명은 교환시스템에서 통신 채널을 시험하는 방법에 관한 것으로, 특히 하위 레벨 프로세서에서 디바이스 제어를 위한 직렬 통신 채널을 시험하는 방법에 관한 것이다.
통상적으로 교환시스템에서 상위 레벨 프로세서는 주로 호처리와 유지보수 및 운용 기능을 수행하고, 하위 레벨 프로세서는 주변장치를 직접 제어하여 주로 호 접속기능을 수행한다. 하위 레벨 프로세서와 디바이스간의 데이터 송수신을 위한 통신로로서 하위 프로세서 시스템의 제어를 받는 모든 장치는 이 통신로를 통해 정합해야 한다.
도 1은 종래 교환시스템에서 통신로를 검사하는 과정을 나타내는 도면으로서, 통신로의 상태를 점검할 때 디버그 모드에서 통신 데이터를 해당 레지스터에 직접 쓰고 해당 메모리를 읽어 동작 상태를 확인한다.
도 1을 참조하여 종래 교환시스템에서 통신로를 검사하는 방법을 설명한다. 100단계에서 동작 모드, 점검 포트, 통신 데이터 단위 및 점검 어드레스 범위를 결정하고, 110단계에서 제어 레지스터에 설정값을 입력한다. 120단계에서 전송 레지스터에 데이터를 입력하고, 130단계에서 해당 포트를 읽고, 140단계에서 수신 레지스터로부터 데이터를 읽어 동작 상태를 확인한다.
이러한 종래 교환시스템에서 통신로의 상태를 점검하는 방법은 동작 모드, 점검 포트, 통신 데이터 단위 및 점검 어드레스 범위를 매번 결정해야 하므로 동일한 동작들을 반복해야 하는 번거로움이 있다. 또한, 종래 교환시스템에서 통신로의 상태를 점검하는 방법은 동작 모드, 점검 포트, 통신 데이터 단위 및 점검 어드레스 범위등에 대한 설정값을 찾기가 어렵고, 많은 시간이 소모되는 단점이 있다. 게다가 종래 교환시스템에서 통신로의 상태를 점검하는 방법은 디버그 모드에서 통신 데이터를 해당 레지스터에 직접 쓰고 해당 메모리를 읽어봄으로써 동작 상태를 확인하므로 다양한 점검을 할 수 없으며, 많은 양의 시험을 할 수 없는 문제점이 있다. 그리고, 종래 교환시스템에서 통신로의 상태를 점검하는 방법은 각 단계 중 일부를 수행하지 않아 잘못된 동작을 초래할 수 있으며, 이러한 결과로 인해 동작 판단에 있어 오류를 범할 수 있다. 또한, 종래 교환시스템에서 통신로의 상태를 점검하는 방법은 연속 동작을 시험할 수 없기 때문에 프로세서에 부하가 가중될 경우 동작 변화를 예측할 수 없고, 장시간 시험을 할 수 없다.
따라서, 본 발명의 목적은 교환시스템에서 반복되는 설정값들은 초기 입력으로 받고, 상수값으로 보존하여 다음 시험에도 적용할 수 있는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 다른 목적은 교환시스템에서 동작의 종류를 메뉴에 구체적으로 기술하여 설정값을 몰라도 제어 레지스터에 입력되도록 하는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 동작 상태 점검의 종류를 메뉴에 구체적으로 표현하고, 점검 횟수를 입력받아 횟수만큼 반복 점검되도록 하는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 점검 수행 단계를 차례로 수행하도록 하여 오동작을 방지하는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 다양한 동작을 연속적으로 점검할 수 있도록 하여 이로 인한 동작 변화를 확인할 수 있도록 하는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 장시간 통신 채널 시험을 할 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 통신로에 대한 지식이 없는 사람도 쉽게 통신로를 시험할 수 있는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 설정값을 확인할 수 있도록 하여 입력값과 출력값을 비교할 수 있는 통신 채널 시험 방법을 제공함에 있다.
본 발명의 또 다른 목적은 교환시스템에서 결과 보고를 구체적으로 하여 시험 결과를 자료화할 수 있는 통신 채널 시험 방법을 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 교환시스템에서 상위 레벨 프로세서는 하위 레벨 프로세서의 동작 모드, 시험 포트, 통신 데이터 단위, 시험 어드레스 범위, 제어 레지스터 값과 같은 시험 가능 항목을 선택하는 과정과, 상기 하위 레벨 프로세서는 상기 상위 레벨 프로세서로부터 선택된 시험 항목에 대응되는 데이터를 수신하여 상기 데이터 송수신 상태에 따른 통신 채널의 시험 결과를 검증하는 과정과, 상기 하위 레벨 프로세서는 상기 검증된 시험 결과를 상기 상위 레벨 프로세서로 보고하는 과정으로 이루어지는 것을 특징으로 한다.
도 1은 종래 교환시스템에서 통신로를 검사하는 과정을 나타내는 도면.
도 2는 본 발명이 적용되는 교환시스템의 블록 구성도.
도 3은 본 발명에 따른 시험 동작 모드 선택 과정을 나타내는 도면.
도 4는 본 발명에 따른 통화 채널 송수신상태를 점검하는 과정을 나타내는 도면.
도 5는 본 발명에 따른 루프백 모드 시험 과정을 나타내는 도면.
도 6은 본 발명에 따른 인터럽트 모드 시험 과정을 나타내는 도면.
도 7은 본 발명에 따른 시험을 일괄적으로 수행하는 과정을 나타내는 도면.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명이 적용되는 교환 시스템의 블록 구성도로서, 로컬 버스 인터페이스부(201)와 제어 레지스터(202)와 상태 레지스터(203)와 통신로 결함 검출부 (204)와 포트 이중화부(205)와 인터페이스부(206)와 다중화부(207)와 직렬/병렬 변환부(208)와 병렬/직렬 변환부(209)와 다중화부(210)로 구성된다.
도 2를 참조하면, 통신 버스는 교환시스템의 하위 레벨 프로세서에서 시스템과 장치간의 데이터 송수신을 위한 버스이다. 하위 레벨 프로세서 시스템의 제어를 받는 모든 장치는 상기 버스를 통해 정합된다. 상기 버스에 연결된 모든 장치는 모드와 어드레스를 받아들여 모드와 어드레스가 자신과 일치하면 데이터 송수신을 수행한다.
도 3은 본 발명에 따른 시험 동작 모드 선택 과정을 나타내는 도면으로서, 통신로 시험 방법에서 주메뉴 부분이고, 각각 선택되어진 값들은 상수값으로 유지되고, 시험 가능 항목을 보여주므로 다양한 통신로 시험을 가능하게 해 준다.
도 4는 본 발명에 따른 통화로 송수신상태를 점검하는 과정을 나타내는 도면으로서, 시험 어드레스 범위와 제어 레지스터 값을 설정하고, 시험 데이터를 송신 포트에 라이트한 후 송수신 상태를 점검하여 결과를 보고하는 과정이다.
도 5는 본 발명에 따른 루프백 모드 시험 과정을 나타내는 도면으로서, 상위 메뉴에서 설정된 값과 시험 횟수를 입력받아 루프백 모드(loopback mode) 시험을 수행한다. 상기 제어 레지스터 값은 기본 설정값으로 하고, 송신 데이터는 기본 설정값으로 하고, 송신 데이터와 수신 데이터를 비교하여 시험 결과를 검증한다. 시험 결과 보고를 통신 모드, 시험 포트, 통신 데이터 단위, 시험 횟수, 제어 레지스터 값, 송신 데이터, 수신 데이터를 보여줌으로써 시험 과정의 신뢰성을 준다.
도 6은 본 발명에 따른 인터럽트 모드 시험 과정을 나타내는 도면으로서, 벡터 레지스터를 설정하고, 벡터 테이블을 초기화하고, 시험하고자하는 포트를 선택하며 인터럽트 발생 여부를 확인한다.
도 7은 본 발명에 따른 시험을 일괄적으로 수행하는 과정을 나타내는 도면이다. 먼저 초기 모드(Early mode) 기능을 점검하며, 각 데이터 단위별로 점검한다. 두 번째로 대기 모드(Wait mode) 기능을 점검하며, 각 데이터 단위별로 점검한다. 세 번째로 루프백 모드(Loopback mode) 기능을 점검하며, 각 데이터 단위별로 점검한다. 마지막으로 인터럽트 모드 기능을 점검한다. 각 단계 시험을 수행하며, 시험 결과를 보고한다.
도 2 내지 도 7를 참조하여 본 발명의 실시예에 따른 교환시스템내의 하위보드의 통신로 시험 방법을 설명한다. 300단계에서 상위 레벨 프로세서는 동작모드를 선택할 것인지를 판단하여 소정 동작 모드가 선택되면, 310단계에서 상위 레벨 프로세서는 하위 레벨 프로세서의 동작모드를 설정한다. 상기 동작 모드는 Early dtack operation, wait dtack operation, Loopback operation에 대한 동작인 경우 2의 과정으로 진입하여 시험 포트를 선택하게 된다.
상기 Early dtack mode는 통신버스를 억세스하고자 할 때 내부의 시그널 래치(signal latch) 기능에 의해 어드레스, 데이터, 제어 신호들을 래치한 후 CPU는 바로 다음 인스트럭션을 수행하며, 동시에 내부에 래치된 신호들을 이용해 해당 하드웨어 디바이스들을 억세스하고, 억세스 완료시 동작 상태를 상태 레지스터에 보관하면, CPU는 레지스터를 검사하여 정상 유무를 판별한 후 데이터를 억세스하는 방식이다.
상기 웨이트 디택 모드(Wait dtack mode)는 통신 버스 억세스 기간 동안 CPU가 웨이트(wait) 상태로 대기하다가 완전히 억세스가 끝날 때 비로서 다음 인스트럭션을 수행하는 방식이며, 주로 통신 버스가 전체 부하에서 차지하는 비중이 적을 때 사용할 수 있다.
인터럽트 동작(interrupt operation)인 경우 5의 과정으로 진입하고, 모든 모드 동작(all mode operation)인 경우 6의 과정으로 진입한다.
320단계에서 상위 레벨 프로세서는 시험 포트를 선택할 것인지를 판단하여 시험 포트가 선택되면, 330단계에서 하위 레벨 프로세서의 시험 포트를 설정한다. 상기 시험 포트에서 A포트와 B포트와 C포트와 D포트 중 하나가 선택되면, 3과정으로 진입하여 통신 데이터 단위를 선택하게 된다.
한편, 이전 메뉴가 선택되면 1과정으로 진입한다.
340단계에서 상위 레벨 프로세서는 통신 데이터 단위를 선택할 것인지를 판단하여 통신 데이터 단위가 선택되면, 350단계에서 통신 데이터 단위를 설정한다. 상기 통신 데이터 단위는 바이트(Byte) 또는 워드(Word) 또는 롱(Long) 중 하나가 선택된다. 한편, 이전 메뉴가 선택되면, 2과정으로 진입한다.
360단계에서 동작모드가 루프백(Loopback)인지를 판단하고, 상기 동작모드가 루프백인 경우 8과정으로 진입하고, 상기 동작모드가 루프백이 아닌 경우 7과정으로 진입한다.
본 발명의 실시예에 따른 상기 7과정은 도 4에 도시되어 있다. 도 4를 참조하여 상기 7과정을 설명한다. 401단계에서 시작 어드레스를 입력받고, 402단계에서 종료 어드레스를 입력받는다. 403단계에서 제어 레지스터(202)의 기본값을 설정하고, 404단계에서 제어 레지스터(202)의 값을 변경할 것인지를 판단하여 상기 제어 레지스터(202)의 값을 변경할 경우 405단계에서 상기 제어 레지스터(202) 값을 설정한다. 406단계에서 설정된 포트에 데이터를 쓰고, 407단계에서 ready check를 하여 체크 준비(ready check)가 되지 않으면 408단계에서 송신 에러, 어드레스 중지("Tx Error !! Stop Address =")를 출력하고, 416단계를 수행한다. 체크 준비(ready check)가 되면, 409단계에서 송신 포트를 리드하고, 410단계에서 체크 준비(ready check)를 하여 체크 준비(ready check)가 되지 않으면 411단계에서 수신 에러, 어드레스 입력("Rx Error !! Put Address =")을 출력하고, 416단계를 수행한다. 체크 준비(ready check)가 되면, 412단계에서 수신 레지스터를 리드하고, 413단계에서 입력 데이터와 동일한지를 판단한다. 입력된 데이터와 동일하지 않으면, 414단계에서 "수신 레지스터를 읽을 수 없음"을 출력하고, 416단계를 수행한다. 상기 입력된 데이터와 동일하면, 415단계에서 시작∼종료 어드레스 검사 OK"를 출력한다. 416단계에서 모든 모드 검사인지를 판단하고, 모든 모드를 검사하는 경우 6과정을 수행하고, 모든 모드를 검사하지 않는 경우 1과정을 수행한다.
본 발명의 실시예에 따른 8과정은 도 5에 도시된 것과 같다. 500단계에서 시험 횟수를 입력하고, 510단계에서 제어 레지스터값을 설정한다. 520단계에서 포트에 데이터를 쓰고, 530단계에서 지연하고, 540단계에서 송신 포트를 리드한다. 550단계에서 입력 데이터와 동일한지 판단하여 상기 입력된 데이터가 동일하지 않으면, 560단계에서 "송신 루프 레지스터에 쓰여지지 않았음"을 출력한다. 한편, 상기 입력된 데이터가 동일하면, 570단계에서 "검사 OK!!"를 출력한다. 580단계에서 모든 모드를 검사할 것인지를 판단하고, 모든 모드를 검사하는 경우 6과정으로 진입하고, 모든 모드를 검사하지 않는 경우 1과정으로 진입한다.
본 발명의 실시예에 따른 5과정은 도 6에 도시된 것과 같다. 600단계에서 벡터 레지스터를 설정하고, 610단계에서 벡터 테이블을 초기화한다. 620단계에서 시험하고자 하는 포트를 선택하고, 630단계에서 시험 포트를 설정한다. 상기 시험 포트는 A포트, B포트, C포트, D포트, 다른 A포트, 다른 B포트, 다른 C포트, 다른 D포트를 설정할 수 있다. 640단계에서 제어 레지스터 값을 기본값으로 설정하고, 650단계에서 인터럽트 발생 여부를 확인하고, 1과정으로 진입한다.
본 발명의 실시예에 따른 6과정은 도 7에 도시된 것과 같다. 710단계에서 Early 모드가 설정되면, 711단계에서 시험 데이터 단위를 바이트로 설정하고, 7과정으로 진입하여 바이트 단위별로 데이터를 점검하는 동작을 수행한다. 712단계에서 시험 데이터 단위를 워드로 설정하고, 7과정으로 진입하여 워드 단위별로 데이터를 점검하는 동작을 수행한다. 713단계에서 시험 데이터 단위를 롱으로 설정하고, 7과정으로 진입하여 롱 단위별로 데이터를 점검하는 동작을 수행한다.
720단계에서 대기(Wait) 모드가 설정되면, 721단계에서 시험 데이터 단위를 바이트로 설정하고, 7과정으로 진입하여 바이트 단위별로 데이터를 점검하는 동작을 수행한다. 722단계에서 시험 데이터 단위를 워드로 설정하고, 7과정으로 진입하여 워드 단위별로 데이터를 점검하는 동작을 수행한다. 723단계에서 시험 데이터 단위를 롱으로 설정하고, 7과정으로 진입하여 롱 단위별로 데이터를 점검하는 동작을 수행한다.
730단계에서 루프백(Loopback) 모드가 설정되면, 731단계에서 시험 데이터 단위를 바이트로 설정하고, 7과정으로 진입하여 바이트 단위별로 데이터를 점검하는 동작을 수행한다. 732단계에서 시험 데이터 단위를 워드로 설정하고, 7과정으로 진입하여 워드 단위별로 데이터를 점검하는 동작을 수행한다. 733단계에서 시험 데이터 단위를 롱으로 설정하고, 7과정을 진입하여 롱 단위별로 데이터를 점검하는 동작을 수행한다.
740단계에서 인터럽트 모드가 설정되면, 5과정으로 진입한다.
상술한 바와 같이 본 발명은 교환시스템에서 시험 가능 항목을 보여줌으로써 사용자에게 시험의 범위를 인지시킬 수 있다. 또한, 본 발명은 교환시스템에서 시험 단계별 오동작을 막을 수 있고, 레지스터 값 설정에 있어 기본값을 가지므로 일일이 참조 자료를 찾을 필요가 없다. 본 발명은 교환시스템에서 설정값을 상수로 유지함으로써 반복된 동작을 방지할 수 있고, 다양한 동작을 연속으로 점검할 수 있다. 본 발명은 교환시스템에서 설정값을 확인할 수 있으므로 시험에 신뢰성이 있고, 시험 결과의 검증 및 보고가 일괄적으로 이루어지므로 효율적이고 정확한 데이터를 얻을 수 있다.

Claims (9)

  1. 호처리와 유지보수 및 운용 기능을 수행하는 상위 레벨 프로세서와 주변장치를 직접 제어하여 호 접속 기능을 수행하는 하위 레벨 프로세서 구조로 동작하는 교환시스템에서 통신 채널 시험 방법에 있어서,
    상기 상위 레벨 프로세서는 소정 동작 모드가 선택되었는지의 여부를 판단하는 과정과,
    상기 상위 레벨 프로세서는 소정 동작 모드가 선택되는 것으로 판단되면, 선택된 동작 모드로 하위 레벨 프로세서의 동작 모드를 설정하는 과정과,
    상기 상위 레벨 프로세서는 소정 시험 포트가 선택되었는지의 여부를 판단하는 과정과,
    상기 상위 레벨 프로세서는 시험 포트가 선택된 것으로 판단되면, 선택된 시험 포트로 상기 하위 레벨 프로세서의 시험 포트를 설정하는 과정과,
    상기 상위 레벨 프로세서는 통신 데이터 단위가 선택되었는지의 여부를 판단하는 과정과,
    상기 상위 레벨 프로세서는 통신 데이터 단위가 선택된 것으로 판단되면, 선택된 통신 데이터 단위로 시험하고자 하는 항목을 선택하는 데이터를 상기 하위 레벨 프로세서로 전송하는 과정과,
    상기 하위 레벨 프로세서는 시험하고자 하는 항목을 선택하는 데이터를 전송받아 상기 선택된 시험 항목을 시험하는 과정과,
    상기 하위 레벨 프로세서는 검증된 시험 결과를 상기 상위 레벨 프로세서로 보고하는 과정으로 이루지는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  2. 제1항에 있어서, 상기 검증된 결과를 보고하는 과정은,
    상기 하위 레벨 프로세서가 각 시험 단계별 에러 설정 및 미리 검사한 에러 발생 상황을 상기 상위 레벨 프로세서로 보고하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  3. 제2항에 있어서,
    상기 하위 레벨 프로세서는 상기 시험 결과 보고시 동작 모드, 시험 포트, 통신 데이터 단위, 시험 어드레스 범위, 제어 레지스터에 대한 설정값을 상기 상위 레벨 프로세서로 보고하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  4. 제1항에 있어서,
    동작 모드, 시험 포트, 통신 데이터 단위, 시험 어드레스 범위, 제어 레지스터 값과 같은 각 설정값을 상수로 유지하여 다음 시험에 사용하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  5. 제1항에 있어서,
    시험 데이터를 송신 포트에 라이트하여 검사하고, 송신 포트를 리드하여 검사하고, 수신 포트를 읽는 일련의 동작을 내부 루틴으로 처리하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  6. 호처리와 유지보수 및 운용 기능을 수행하는 상위 레벨 프로세서와 주변장치를 직접 제어하여 호 접속 기능을 수행하는 하위 레벨 프로세서 구조로 동작하는 교환시스템에서 통신 채널 시험 방법에 있어서,
    상기 상위 레벨 프로세서는 상기 하위 레벨 프로세서의 동작 모드, 시험 포트, 통신 데이터 단위, 시험 어드레스 범위, 제어 레지스터 값과 같은 시험 가능 항목을 선택하는 과정과,
    상기 하위 레벨 프로세서는 상기 상위 레벨 프로세서로부터 선택된 시험 항목에 대응되는 데이터를 수신하여 상기 데이터 송수신 상태에 따른 통신 채널의 시험 결과를 검증하는 과정과,
    상기 하위 레벨 프로세서는 상기 검증된 시험 결과를 상기 상위 레벨 프로세서로 보고하는 과정으로 이루어지는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  7. 제6항에 있어서,
    상기 하위 레벨 프로세서는 동작 모드를 각 데이터 단위별로 점검하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  8. 제6항에 있어서, 상기 동작 모드는,
    벡터 레지스터를 설정하여 벡터 테이블을 초기화하는 단계와,
    시험하고자 하는 포트를 선택하여 상기 시험 포트를 설정하는 단계와,
    제어 레지스터값을 기본값으로 설정하고, 인터럽트 발생 여부를 확인하는 단계로 이루어지는 인터럽트 시험 모드를 적어도 포함하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
  9. 제6항에 있어서, 상기 동작 모드는,
    상위 메뉴에서 설정된 값과 시험 횟수를 입력받는 단계와,
    제어 레지스터값을 기본값으로 설정하고, 송신 데이터를 기본값으로 설정하는 단계와,
    송신 데이터와 수신 데이터를 비교하여 시험 결과를 검증하는 단계와,
    상기 통신 모드, 시험 포트, 통신 데이터 단위, 시험 횟수, 제어 레지스터 값, 송신 데이터와, 수신 데이터를 상기 시험 결과와 함께 출력하는 단계로 동작하는 루프백 모드를 적어도 포함하는 것을 특징으로 하는 교환시스템에서 통신 채널 시험 방법.
KR1019970018775A 1997-05-15 1997-05-15 교환시스템에서통신채널시험방법 KR100251709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018775A KR100251709B1 (ko) 1997-05-15 1997-05-15 교환시스템에서통신채널시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018775A KR100251709B1 (ko) 1997-05-15 1997-05-15 교환시스템에서통신채널시험방법

Publications (2)

Publication Number Publication Date
KR19980083466A KR19980083466A (ko) 1998-12-05
KR100251709B1 true KR100251709B1 (ko) 2000-04-15

Family

ID=19505931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018775A KR100251709B1 (ko) 1997-05-15 1997-05-15 교환시스템에서통신채널시험방법

Country Status (1)

Country Link
KR (1) KR100251709B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605829B1 (ko) * 1999-06-23 2006-07-31 삼성전자주식회사 교환시스템의 시그널링 블록에서 로컬 프로세서 이상상태 체크방법

Also Published As

Publication number Publication date
KR19980083466A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
EP0640920B1 (en) Boundary-scan-based system and method for test and diagnosis
US5130988A (en) Software verification by fault insertion
KR0169736B1 (ko) 데이타 통신 인터페이스 및 이의 통신 방법
US7536597B2 (en) Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores
US7047464B2 (en) Method and system for use of a field programmable function within an application specific integrated circuit (ASIC) to access internal signals for external observation and control
US6178525B1 (en) Trigger sequencing controller
US7676698B2 (en) Apparatus and method for coupling a plurality of test access ports to external test and debug facility
US6279123B1 (en) System for viewing and monitoring embedded processor operation
JP4211010B2 (ja) 集積回路
US5293123A (en) Pseudo-Random scan test apparatus
US6543018B1 (en) System and method to facilitate flexible control of bus drivers during scan test operations
US6269458B1 (en) Computer system and method for diagnosing and isolating faults
EP0462328A1 (en) Test device for an electronic chip
CN110750086A (zh) 一种数字逻辑自动测试装置及方法
US5940783A (en) Microprocessor and method of testing the same
KR100251709B1 (ko) 교환시스템에서통신채널시험방법
US4567593A (en) Apparatus for verification of a signal transfer in a preselected path in a data processing system
US5513189A (en) Boundary scan system with improved error reporting using sentinel bit patterns
US6463562B1 (en) Semiconductor device including macros and its testing method
US4701917A (en) Diagnostic circuit
US20050028059A1 (en) Processor interface for test access port
KR100217536B1 (ko) 이벤트 한정 검사 방법 및 회로
JPH077345B2 (ja) 論理回路ブロックの自己診断回路
KR0130784Y1 (ko) 병렬 포트의 루프백 검사장치
US6292907B1 (en) State machine bit group selection apparatus for debugging a digital system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee