상기 기술적 과제를 달성하기 위하여, 본 발명은 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치로서, 다수의 테스트될 반도체 소자(DUT)를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 전자 장치에서 테스트 대상 반도체 소자만을 제거한 시스템부; 상기 제거된 부분에 전기적으로 연결되고 상기 DUT와 동일한 반도체 소자 중에서 정상적으로 동작되는 기준 반도체 소자를 포함하고 상기 기준 반도체 소자와 상기 시스템부 사이에 송수신되는 동작 신호를 상기 DUT에 전송하도록 제어하는 제1 제어부를 포함하는 인터페이스부; 상기 제1 제어부에서 전송되는 상기 동작 신호를 수신하고 상기 수신한 동작 신호를 상기 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송하며 상기 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 상기 대응되는 하나 이상의 DUT의 동작을 평가하는 하나 이상의 제2 제어부를 포함하는 테스트부; 및 상기 다수의 DUT가 각각 장착되는 다수의 테스트 소켓을 포함하며 상기 테스트 소켓 각각은 대응되는 상기 하나 이상의 제2 제어부에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고 상기 장착된 DUT에서 전송되는 신호를 수신하여 상기 대응되는 하나 이상의 제2 제어부에 전송하는 것인 소켓부를 포함하는 것을 특징으로 하는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치를 제공한다.
본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 시스템부와 인터페이스부 사이에 배치되어 상기 시스템부와 인터페이스부의 상기 기준 반도체 소자 사이의 동작 신호 송수신을 인터페이스하는 확장부를 더 포함하도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 DUT는 반도체 칩 또는 반도체 모듈인 것이 바람직하다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 인터페이스부와 상기 테스트부는 각각 대응되는 커넥터를 더 포함하는 것이고, 상기 인터페이스부와 상기 테스트부는 상기 대응되는 커넥터를 사용하여 직접적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 인터페이스부와 상기 테스트부는 각각 전기적 연결을 위한 커넥터를 더 포함하는 것이고, 양 끝부분에 상기 인터페이스부의 커넥터와 상기 테스트부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 고주파 케이블을 사용하여 상기 인터페이스부와 상기 테스트부가 전기적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 테스트부와 상기 소켓부는 각각 대응되는 다수의 커넥터를 더 포함하는 것이고, 상기 테스트부와 상기 소켓부는 상기 대응되는 다수의 커넥터를 사용하여 직접적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 테스트부와 상기 소켓부는 각각 전기적 연결을 위한 다수의 커넥터를 더 포함하는 것이고, 양 끝부분에 상기 테스트부의 커넥터와 상기 소켓부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 다수의 고주파 케이블을 사용하여 상기 테스트부와 상기 소켓부가 전기적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 확장부는 전도성 탄성체를 사용하여 구현될 수 있다.
이하, 본 발명의 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치를 도면을 참조로 하여 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 블록도이다.
도시되듯이, 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치는 시스템부(210)와, 인터페이스부(230)와, 테스트부(250)와, 소켓부(270)를 포함한다. 또한 확장부(220)를 더 포함하도록 구성할 수 있다.
시스템부(210)는 예컨대 머더보드나 그래픽 보드, 하드 디스크 드라이브, 휴대폰 회로 기판 등의 실제 동작이 가능한 전자 장치에서 테스트 대상 반도체 소자만을 제거한 전자 장치이다. 따라서 시스템부(210)는 해당 반도체 소자가 전기적으로 연결된다면 정상적으로 동작이 가능하다.
인터페이스부(230)는 기준 반도체 소자(233)와, 제1 제어부(235)를 포함한다.
기준 반도체 소자(233)는 DUT와 동일한 반도체 소자로서 정상적으로 동작하는 것으로 확인된 반도체 소자이다. 기준 반도체 소자(233)는 시스템부(210)에서 테스트 대상 반도체 소자가 제거된 부분과 전기적으로 연결됨으로써 시스템부(210)가 정상적으로 동작하도록 한다.
제1 제어부(235)는 기준 반도체 소자(233)와 시스템부(210) 사이에 송수신되는 동작 신호를 DUT에 전송하도록 제어한다. 동작 신호는 예컨대 읽기(read) 또는 쓰기(wirte) 명령과 같은 동작 신호를 포함한다.
테스트부(250)는 하나 이상의 제2 제어부(254a 또는 254b)를 포함한다. 제2 제어부(254a)의 개수는 DUT의 개수에 따라 설계시 변경될 수 있다. 예컨대 제2 제어부 하나가 8개의 DUT의 동작을 테스트한다고 가정하면, 256개의 DUT의 동작을 동시에 테스트하려면 테스트부(250)는 32개의 제2 제어부를 포함할 것이다.
제2 제어부(254a 또는 254b)는 제1 제어부(235)에서 전송되는 동작 신호를 수신하고 이를 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송한다. 예컨대 제2 제어부 하나가 8개의 DUT에 동작 신호를 전송하도록 구성할 수 있으며, 또는 16개의 DUT에 동작 신호를 전송하도록 구성할 수도 있다. 이러한 대응되는 DUT의 개수는 설계시 제2 제어부(254a 또는 254b)의 정상적인 동작에 영향을 주지 않는 범위 내에서 유연하게 결정될 수 있다.
또한 제2 제어부(254a 또는 254b)는 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 대응되는 하나 이상의 DUT의 동작을 평가한다. 예컨대 버퍼 메모리와 같은 반도체 소자를 테스트하는 경우라면 읽기 동작 또는 쓰기 동작이 정상적으로 이루어지는 지 여부를 평가할 수 있다. 또는 ASIC의 경우라면 처리된 신호를 제1 제어부(235)로부터 송신된 동작 신호와 비교하여 동작을 평가할 수 있을 것이다.
소켓부(270)는 다수의 테스트 소켓(275a 내지 275b)을 포함한다.
테스트 소켓(275a 및 275b) 각각은 동시에 테스트되는 DUT의 개수에 따라서 구비되며, 각각 하나의 DUT를 장착할 수 있다. 테스트 소켓(275a 내지 275b)은 대응되는 제2 제어부(254a 또는 254b)에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고, 장착된 DUT에서 전송되는 신호를 수신하여 대응되는 제2 제어부(254a 또는 254b)에 전송하는 인터페이스이다.
또한 확장부(220)는 시스템부(210)와 인터페이스부(230) 사이에 위치하여 제1 인터페이스부(230)의 기준 반도체 소자(233)와 시스템부(210) 사이의 신호 송수신을 인터페이스한다. 이는 기구적인 간섭을 피하기 위하여 추가적으로 구성될 수 있는 부분이다.
도 3a는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 구현예를 나타내는 도면이다.
도시되듯이 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치는 시스템 보드(310)와, 확장 블록(320)과, 인터페이스 보드(330)와, 고주파 케이블(340, 360a 내지 360b)과, 테스트 보드(350)와, 소켓 보드(370)를 포함한다.
도 3a에서 시스템 보드(310)와, 확장 블록(320)과, 인터페이스 보드(330)와, 테스트 보드(350)와, 소켓 보드(370)는 도 2의 시스템부(210)와, 확장부(220)와, 인터페이스부(230)와, 테스트부(280)와, 소켓부(270)에 각각 해당된다.
시스템 보드(310)는 예컨대 인쇄 회로 기판(PCB)의 형태 또는 테스트 대상 반도체 소자를 제거하고 확장 블록(320)을 장착한 하드 디스크 드라이브 등의 전자 장치 형태로 구현될 수 있다. 또한 시스템 보드(310)는 수직으로 세워서 장착될 수 있다. 시스템 보드(310)를 수직으로 세워서 장착하는 이유는 특히 시스템 보드의 면적이 큰 경우 시스템 보드로 인한 공간적인 낭비를 피하기 위함이다.
확장 블록(320)은 시스템 보드(310)와 인터페이스 보드(330) 사이의 신호 송수신을 위한 인터페이스이다. 확장 블록(320)은 종래와 마찬가지로 시스템 보드(310) 상에서 테스트 대상 반도체 소자가 장착되는 부분에 연결된다. 예컨대 하드 디스크 드라이브가 시스템 보드이고 하드 디스크 드라이브의 버퍼 메모리를 실장 테스트하는 경우라면 하드 디스크의 버퍼 메모리를 제거한 패드 부분에 확장 블록(320)을 납땜 등의 방법으로 연결한다. 또는 확장 블록(320)은 전도성을 가지는 탄성체를 사용하는 것이 가능하다.
이러한 확장 블록(320)은 시스템 보드(310)와 인터페이스 보드(330) 사이에 공간을 확보하여, 예컨대 시스템 보드(310) 상에 장착되는 다른 부품들과의 기구적 간섭을 방지한다. 이러한 기구적인 간섭의 여지가 없는 경우라면 확장 블록(320)을 사용하지 않아도 무방하다.
인터페이스 보드(330)는 기준 반도체 소자(333)와 제1 컨트롤러(335)와 제1 커넥터(337)를 포함한다.
기준 반도체 소자(333)는 DUT(390a 내지 390b)와 동일한 소자로서 양품으로 판정된 소자이다. 예컨대 하드 디스크 드라이브가 시스템 보드이고 하드 디스크 드라이브의 버퍼 메모리를 실장 테스트하는 경우라면 하드 디스크의 버퍼 메모리로서 테스트 결과 정상적으로 동작하는 버퍼 메모리를 기준 반도체 소자(333)로 선택하고 이를 인터페이스 보드(330)에 장착한다. 이러한 기준 반도체 소자(333)를 인터페이스 보드(330)에 장착하고 이 기준 반도체 소자(333)가 확장 블록(320)을 통하여 시스템 보드(310)에 연결됨으로써 시스템 보드(310)는 반도체 소자를 제거하고 확장 블록(320)을 연결하기 전과 동일한 환경에서 동작이 가능하다.
제1 컨트롤러(335)는 기준 반도체 소자(333)와 시스템 보드(310) 사이에 송수신되는 동작 신호를 DUT(390a 내지 390b)에 전송하도록 제어한다. 제1 컨트롤러(335)는 반도체 칩의 형태로 구현되어 인터페이스 보드(330)에 장착될 수 있다.
제1 커넥터(337)는 제1 컨트롤러(335)로부터 전송되는 동작 신호를 테스트 보드(350)로 전송하기 위한 전기적 연결을 수행한다.
제1 케이블(340)은 양 끝부분에 인터페이스 보드(330)와의 연결을 위한 제2 커넥터(343)와 테스트 보드(350)와의 연결을 위한 제3 커넥터(346)를 포함한다.
제1 케이블(340)은 예컨대 고주파 케이블을 사용하여 고속 신호의 전송에 있어서 신호 무결성(signal integrity)을 보장할 수 있도록 한다.
테스트 보드(350)는 제4 커넥터(352)와, 하나 이상의 제2 컨트롤러(354a 내지 354b)와, 다수의 제5 커넥터(356a 내지 356b)를 포함한다.
제4 커넥터(352)는 제3 커넥터(346)에 대응되어 연결된다.
제2 컨트롤러(354a 내지 354b)는 제1 컨트롤러(335)에서 전송되는 동작 신호를 수신하고 이를 다수의 DUT(390a 내지 390b) 중에서 대응되는 하나 이상의 DUT에 전송한다.
제5 커넥터(356a 내지 356b)는 제2 컨트롤러(354a 내지 354b)에 대응되어 다수가 배치된다. 예컨대 제2 컨트롤러(254a)에 대해서는 제5 커넥터(356a)를 포함하는 다수의 제5 커넥터가 배치된다. 예컨대 제2 제어부 하나가 8개의 DUT에 동작 신호를 전송하도록 구성된다면 도시되지는 않았지만 제2 컨트롤러(254a)에는 제5 커넥터(356a)를 포함하여 8개의 제5 커넥터가 연결되도록 배치될 것이다.
다수의 제2 케이블(360a 내지 360b)은 양 끝부분에 다수의 제6 커넥터(363a 또는 363b)와 다수의 제7 커넥터(366a 또는 366b)를 포함한다. 다수의 제6 커넥터(363a 또는 363b)는 다수의 제5 커넥터(356a 내지 356b)와 대응되어 연결되며, 다수의 제7 커넥터(366a 또는 366b)는 소켓 보드(370)의 다수의 제8 커넥터(372a 내지 372b)와 대응되어 연결된다. 제2 케이블(360a 내지 360b)의 개수는 상기 제5 커넥터(356a 내지 356b)의 개수와 대응될 것이다.
소켓 보드(370)는 다수의 테스트 소켓(375a 내지 375b)과, 다수의 제8 커넥 터(372a 내지 372b)를 포함한다.
다수의 제8 커넥터(372a 내지 372b)는 다수의 제7 커넥터(366a 또는 366b)에 대응되어 각각 연결된다.
테스트 소켓(375a 내지 375b)은 DUT를 장착하도록 구성되며 다수의 제8 커넥터(372a 내지 372b) 중에서 대응되는 제8 커넥터와 연결되어 DUT에 동작 신호를 인가하거나 DUT로부터 전송되는 신호를 테스트부(350)에 전송하도록 구성된다.
도 3b는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 다른 구현예를 나타내는 도면이다.
도시되듯이 도 3a의 제1 케이블(340) 구성이 삭제되고 인터페이스 보드(330)와 테스트 보드(350)가 제1 커넥터(337)와 제4 커넥터(352)를 대응되도록 구성하여 직접 연결하고 있다. 이러한 구성을 통하여 신호 연결 접점의 수를 줄임으로서 고속 동작 특성을 개선할 수 있다.
또한, 도시되지는 않았지만 제2 케이블(360a 내지 360b)을 사용하지 않고 테스트 보드(350)와 소켓 보드(370)를 대응되는 커넥터 즉 제8 커넥터(372a 내지 372b)와 제5 커넥터(356a 내지 356b)를 사용하여 직접 연결하는 구성도 가능하다.
비록 본 발명이 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들에 의해 제한되는 것은 아니며, 본 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.