JP2011227014A - プリント基板テスト装置 - Google Patents

Abstract

【課題】疑似接触状態のような導通のある不良や異物等による浮遊容量や誘導結合による不良の検出など、健全性の判定を容易に行えるプリント基板テスト装置を得る。
【解決手段】バウンダリスキャン対応の第１のデバイス１２から不良モードに応じてあらかじめ定められた所定のパターンのテスト信号を出力させ、リード部１３ａを有し当該リード部１３ａ及びプリント配線１１ａを介して第１のデバイスに接続されたバウンダリスキャン非対応の第２のデバイス１３のリード部１３ａに発生する電圧をプローブ５を介してインサーキットテスト計測部２ｂにて計測し、協調動作判定部３ｂにて上記計測した電圧に基づきプリント基板１０の第１及び第２のデバイス間の接続不良の有無などを判定する。第１のデバイス１２からテスト信号を出力させ、プローブ５にて第２のデバイス１３のリード部１３ａに発生する電圧を計測するので、容易に健全性を判定できる。
【選択図】図１

Description

本発明は、バウンダリスキャン機能を有するデバイスが実装されたプリント基板において、バウンダリスキャン対応デバイスに接続された配線等を検査するプリント基板テスト装置に関するものである。

プリント基板の配線接続及び実装テストにおいて、プローブピンを個別に立てる必要のないテスト方法としてバウンダリスキャンテスト（ＢＳＴ）がある。これは、ボールグリッドアレイ（ＢＧＡ）など、プローブピンを立てられず、また目視や画像検査等により半田付け部を直接確認できない基板において、基板上に実装されたバウンダリスキャン機能を有するデバイスを使用して、バウンダリスキャンテストによる配線接続及び実装テストをディジタル的に行なうものである。バウンダリスキャンテストによれば、バウンダリスキャン対応デバイス間の配線接続及び実装テストはプローブピンを立てるための特別なテスト治具を用いなくても比較的容易にテストが可能である。

しかし、基板上には、バウンダリスキャン対応デバイスだけではなくバウンダリスキャン非対応デバイスも実装されている場合が多い。このようなバウンダリスキャン対応デバイスと非対応デバイス間の配線接続のテスト方法として次のようなものが提案されている。すなわち、バウンダリスキャンチェーンの最終端に接続されるバウンダリスキャンレジスタとプローブインタフェースを持つプローブ接続部と、そのプローブ接続部の双方向ピンに接続されるプローブとを備えることにより、接続先の部品にバウンダリスキャンが組み込まれていないピンにおいてもオープン、ショートなどの製造性の検査が可能となるというものである（例えば、特許文献１参照）。

特開２０００−００２７５１（段落番号００１３〜００１８及び図１）

昨今の高密度実装化や鉛フリー化に伴い、ＩＣリードの疑似接触状態による不良が増えており、また疑似接触状態で出荷された基板は温度や振動など市場での環境条件によって突如非接触状態となることにより動作異常を招くおそれがある。ボールグリッドアレイ等のデバイスに対しては、上述のような従来のバウンダリスキャンテスト方式は、バウンダリスキャンテスト機能を実現するためにプローブ接続部の双方向ピンに接続されるプローブを使用しているものであり、オープン、ショートなどのディジタル的なテストしかできないため、疑似接触状態のような導通のある不良や異物等による浮遊容量や誘導結合による不良の検出は困難であるという問題点があった。また、ボールグリッドアレイのようなデバイスに対しては、実装されたＩＣのリードにプローブを直接当てることができないため、従来のインサーキットテスト方式でもテストはできないという問題点があった。

この発明は上記のような問題点を解決するためになされたものであり、疑似接触状態のような導通のある不良や異物等による浮遊容量や誘導結合による不良の検出など、プリント基板の健全性の判定を容易に行うことができるプリント基板テスト装置を得ることを目的とする。

この発明に係るプリント基板テスト装置においては、
テスト信号出力手段と計測手段と判定手段とを有し、プリント配線を有するプリント配線支持板と複数の出力ピンを有するバウンダリスキャン対応の第１のデバイスとリード部を有するバウンダリスキャン非対応の第２のデバイスとを有するともに上記第２のデバイスが上記リード部及び上記プリント配線を介して上記第１のデバイスの上記出力ピンに接続されたものであるプリント基板の健全性の判定を行うプリント基板テスト装置であって、
上記テスト信号パターン出力手段は、上記第１のデバイスから、不良モードに応じてあらかじめ定められた所定のパターンのテスト信号を出力させるものであり、
上記計測手段は、上記テスト信号の出力に応じて上記第２のデバイスの上記リード部に発生する電圧をプローブを上記リードに接触させることにより計測するものであり、
上記判定手段は、上記計測された電圧に基づき上記プリント基板の健全性を判定するものである。

この発明は、テスト信号出力手段と計測手段と判定手段とを有し、プリント配線を有するプリント配線支持板と複数の出力ピンを有するバウンダリスキャン対応の第１のデバイスとリード部を有するバウンダリスキャン非対応の第２のデバイスとを有するともに上記第２のデバイスが上記リード部及び上記プリント配線を介して上記第１のデバイスの上記出力ピンに接続されたものであるプリント基板の健全性の判定を行うプリント基板テスト装置であって、
上記テスト信号パターン出力手段は、上記第１のデバイスから、不良モードに応じてあらかじめ定められた所定のパターンのテスト信号を出力させるものであり、
上記計測手段は、上記テスト信号の出力に応じて上記第２のデバイスの上記リード部に発生する電圧をプローブを上記リードに接触させることにより計測するものであり、
上記判定手段は、上記計測された電圧に基づき上記プリント基板の健全性を判定するものであるので、
疑似接触状態のような導通のある不良や異物等による浮遊容量や誘導結合による不良の検出など、プリント基板の健全性の判定を容易に行うことができる。

この発明の実施の形態１であるプリント基板テスト装置の構成を示す構成図である。 プリント基板テスト装置による測定時の接続の詳細を示す接続図である。 プログラム作成装置の動作を示すフローチャートである。 プリント基板テスト装置の動作を示すフローチャートである。 疑似接触不良の検出方法の説明図である。 隣接ピン間異物不良の検出方法の説明図である。 電源／ＧＮＤピンの半田不良の検出方法の説明図である。

実施の形態１．
図１〜図７は、この発明を実施するための実施の形態１を示すものであり、図１はプリント基板テスト装置の構成を示す構成図、図２は測定時の接続の詳細を示す接続図である。図３はプログラム作成装置の動作を示すフローチャート、図４はプリント基板テスト装置の動作を示すフローチャートである。図５は疑似接触不良の検出方法の説明図、図６は隣接ピン間異物不良の検出方法の説明図、図７は電源／ＧＮＤピンの半田不良の検出方法の説明図である。

図１及び図２において、まずテスト対象であるプリント基板１０の構成を説明する。プリント基板１０は、プリント配線支持板としてのプリント板１１上に出力ピンとしてのピン１２ａを有する第１のデバイス１２及びリード部１３ａを有する第２のデバイス１３が実装されている。第１のデバイス１２はバウンダリスキャン対応のデバイスである。そして、第１のデバイス１２は、そのピン１２ａが半田ボール部を介して、プリント板１１のパッド部からスルーホール及びプリント配線１１ａを経由し、接続先の第２のデバイス１３の半田付け部を介しリード部１３ａに接続されている。上記第１のデバイス１２と第２のデバイス１３との接続の構成については、プリント配線１１ａ以外のものについては煩雑さを避けるために符号を付すのを省略している。

プリント基板テスト装置１００は、テスト信号出力手段としてのバウンダリスキャンテスト装置１、計測手段としてのインサーキットテスト装置２、判定手段としての協調処理部３を有する。バウンダリスキャンテスト装置１は、バウンダリスキャンテスト制御部１ａ及びバウンダリスキャンコントローラ１ｂを有する。インサーキットテスト装置２は、インサーキットテスト制御部２ａ及びインサーキットテスト計測部２ｂを有する。協調処理部３は、協調動作制御部３ａ及び協調動作判定部３ｂを有する。プリント基板テスト装置１００は、以上のように構成され、インサーキットテスト装置２がプローブ５に接続されている。

また、別に、プログラム作成装置７及びデータ記憶装置８が設けられている。データ記憶装置８は、検査対象であるプリント板１１の実装デバイスである第１及び第２のデバイス１２，１３並びにそれらの接続情報としてネットリストファイル８ａ、テスト信号パターンを出力させるバウンダリスキャン対応デバイスである第１のデバイスのスキャンセル情報としてＢＳＤＬファイル８ｂ、バウンダリスキャン非対応デバイスである第２のデバイスのＩ／Ｏ情報８ｃ、各デバイスのピン配置を示すピン配置情報８ｄを記憶している。なお、プログラム作成装置７及びデータ記憶装置８は、この実施の形態においては、協調処理部３とは別のコンピュータにて実現しているが、協調処理部３等と共通に同じマイクロコンピュータやパーソナルコンピュータで実現してもよい。

次に、図３のフローチャートにより、プログラム作成過程について説明する。プログラム作成装置７は、まず、入力情報として、ネットリストファイル８ａ、ＢＳＤＬファイル８ｂ、第２のデバイスのＩ／Ｏ情報８ｃ、ピン配置情報８ｄを読み込む（ステップＳ１１）。そして、これらの入力情報から、各種不良モード（詳細後述）に対応するバウンダリスキャン対応デバイスによるテスト信号パターンを作成する（ステップＳ１２）。さらに、これらのテストパターンを実行させるための、協調動作制御処理プログラムを作成し（ステップＳ１３）、テスト信号パターンに対して測定した結果の判定を行なう協調動作判定処理プログラムを作成する（ステップＳ１４）。

さらに、図４のフローチャートにより、プリント基板テスト装置１００の動作を説明する。バウンダリスキャンテスト制御部１ａは、上記ステップＳ１２において作成されたテスト信号パターンに基づき所定のテスト信号パターンのデータを出力する（ステップＳ２１）。バウンダリスキャンコントローラ１ｂは、上記出力されたテスト信号パターンのデータに基づきプリント板１１に実装されているバウンダリスキャン対応の第１のデバイス１２にＪＴＡＧ信号ＳＧ１を送出する（ステップＳ２２）。第１のデバイス１２は、送出されたＪＴＡＧ信号ＳＧ１に基づきテスト信号パターンのデータに対応するテスト信号パターンを出力する（ステップＳ２３）。第１のデバイス１２から出力されたテスト信号パターンは、プリント配線１１ａを経由し、接続先の第２のデバイス１３の半田付け部を介してリード部１３ａに伝わる。

インサーキットテスト装置２においては、インサーキットテスト制御部２ａが、プローブ５の制御を行ない、インサーキットテスト計測部２ｂによりプローブ５を介して接続先のバウンダリスキャン非対応の第２のデバイス１３のリード部１３ａの電圧（電圧波形）を計測する（ステップＳ２４）。そして、バウンダリスキャンテスト装置１によるテスト信号パターン発生と、インサーキットテスト装置２による計測制御は、協調処理部３における協調動作制御部３ａで協調動作制御処理プログラムに従って同期制御されており、協調動作判定部３ｂにより協調動作判定処理プログラムに従って計測された電圧波形に基づいて不良の有無や不良モードの判定などプリント基板の健全性の判定が行われる（ステップＳ２５）。

ここで、各種不良モードの検出方法について、図５〜図７によって説明する。まず、図５により疑似接触不良の検出方法について説明する。疑似接触不良状態では、図５（ａ）に示すようにＩＣ（第１のデバイス１２）のピン１２ａであるＳ１とプリント配線１１ａとの間に直列に抵抗Ｒが挿入されたものと等価であると考えられる。この場合、この抵抗Ｒにより回路インピーダンスに変化が生じ、信号反射等により波形になまりが生じると考えられる。この波形なまりを、リード部１３ａにおける測定された電圧のＬｏｗからＨｉｇｈへの遷移時間ＴｒまたはＨｉｇｈからＬｏｗへの遷移時間Ｔｆを測定することによって不良を検出する。正常な場合は、図５（ｂ）に示すように例えば第１のデバイス１２のピン１２ａであるピンＳ１から第２のデバイス１３のリード部１３ａに向けてテスト信号パターンＳＴ１を出力した場合にプローブ５にて検出されるリード部１３ａの測定信号ＳＤ１１は遷移時間Ｔｒ１及びＴｆ１が短く、不良の場合は図５（ｃ）に示すように検出される測定信号ＳＤ１２は遷移時間Ｔｒ２及びＴｆ２が長く、Ｔｒ１＜Ｔｒ２，Ｔｆ１＜Ｔｆ２と考えられる。

次に、図６により隣接するピン間の異物不良の検出方法について説明する。異物ブリッジによる不良では、図６（ａ）に示すようにＩＣ（第２のデバイス１２）のピン１２ａであるピンＳ１，Ｓ２間に浮遊容量Ｃまたは誘導結合Ｌが生じると考えられる。この場合、この浮遊容量Ｃまたは誘導結合Ｌにより隣接ピン１２ａ間にクロストークが生じると考えられる。このクロストークを、電圧波形を測定することにより検出する。隣接する複数のピン１２ａであるピンＳ１，Ｓ２，Ｓ３においてテスト信号パターンとしてピンＳ１にＨｉｇｈ信号ＳＴ１Ｈ、ピンＳ３にＬｏｗ信号ＳＴ３Ｌを与えたとき、正常な場合は図６（ｂ）に示すようにプローブ５にて測定されるピンＳ２に接続されたリード部１３ａの電圧ＳＤ２のレベルが閾値ＶＬｔｈを超えないが、不良の場合は図６（ｃ）に示すようにピンＳ２の電圧ＳＤ２２のレベルが閾値ＶＬｔｈを超えると考えられる。

図７により電源／ＧＮＤピンの半田不良の検出方法について説明する。電源／ＧＮＤピンの半田不良がある場合には、第１のデバイス１２や第２のデバイス１３などのデバイスとプリント板１１の電源／ＧＮＤパターンとの間に十分な低インピーダンスが確保されていないため、デバイスの電源／ＧＮＤの電位が変動することによってデバイス内で信号レベルを正しく認識できないと考えられる。これを複数のラインの信号レベルで確認することによって不良を検出する。正常な場合は、例えば図７（ａ）に示すように第１のデバイス１２の各ピン１２ａであるピンＳ１，Ｓ２，Ｓ３から出力するテスト信号パターンＳＴ１，ＳＴ２，ＳＴ３（３つとも同時に図７のＣ部及びＤ部においてＯＦＦ動作（ＨからＬレベルに変化）及びＯＮ動作（ＬからＨレベルに変化）をする）とリード部１３ａにて測定された信号ＳＤ１，ＳＤ２，ＳＤ３とは同じ波形の信号であるが、電源／ＧＮＤピンの不良の場合は、図７（ｃ）に示すようにいくつかの信号例えばピンＳ２に対応するリード部１３ａにおいてはテスト信号パターンＳＴ２とは異なる波形の信号ＳＤ２２（Ｆ部においてＯＮ・ＯＦＦ動作しない）、ピンＳ３に対応するリード部１３ａにおいては信号ＳＤ３２（Ｇ部においてＯＮ・ＯＦＦしない）が計測されると考えられる。

以上のように、この実施の形態によれば、バウンダリスキャンテスト制御部１ａから所定のテスト信号パターンのデータを第１のデバイス１２へ出力し、第１のデバイス１２からテスト信号パターンを出力させるようにし、インサーキットテスト計測部２ｂによりプローブ５を介して接続先の第２のデバイス１３のリード部１３ａの電圧波形を計測する。そして、協調動作判定部３ｂにより計測した電圧波形に基づき不良の有無や不良モードの判定などプリント基板の健全性の判定が行われる。従って、プリント基板の配線及び実装試験において、目視や画像検査等で直接確認できないボールグリッドアレイ等のデバイスに対して、半田接続部の疑似接触不良や、隣接ピン１２ａ間の異物によるブリッジ、及び電源／ＧＮＤパッドの半田不良等に対しても容易に検出が可能である。また、テスト信号パターンの発生にバウンダリスキャン対応デバイスを用いることによって、回路やＣＰＵなどのデバイス固有のＳ／Ｗを熟知する必要は無く、また実装されたデバイスに試験用のＳ／Ｗを組み込む必要も無く、汎用的なバウンダリスキャンテストツールを使用することによって容易に不良検出に適したテストパターンの生成が可能である。

１ バウンダリスキャンテスト装置、１ａ バウンダリスキャンテスト制御部、
１ｂ バウンダリスキャンコントローラ、２ インサーキットテスト装置、
２ａ インサーキットテスト制御部、２ｂ インサーキットテスト計測部、
３ 協調処理部、３ａ 協調動作制御部、３ｂ 協調動作判定部、５ プローブ、
１０ プリント基板、１１ プリント板、１１ａ プリント配線、
１２ 第１のデバイス、１２ａ ピン、１３ 第２のデバイス、１３ａ リード部、
１００ プリント基板テスト装置。

Claims (4)

1. テスト信号出力手段と計測手段と判定手段とを有し、プリント配線を有するプリント配線支持板と複数の出力ピンを有するバウンダリスキャン対応の第１のデバイスとリード部を有するバウンダリスキャン非対応の第２のデバイスとを有するともに上記第２のデバイスが上記リード部及び上記プリント配線を介して上記第１のデバイスの上記出力ピンに接続されたものであるプリント基板の健全性の判定を行うプリント基板テスト装置であって、
   上記テスト信号パターン出力手段は、上記第１のデバイスから、不良モードに応じてあらかじめ定められた所定のパターンのテスト信号を出力させるものであり、
   上記計測手段は、上記テスト信号の出力に応じて上記第２のデバイスの上記リード部に発生する電圧をプローブを上記リードに接触させることにより計測するものであり、
   上記判定手段は、上記計測された電圧に基づき上記プリント基板の健全性を判定するものである
   プリント基板テスト装置。
2. 上記テスト信号パターン出力手段は、パルス波を上記テスト信号として出力させるものであり、
   上記判定手段は、上記計測された電圧の立ち上がりあるいは立ち下がりの遷移時間に基づき上記健全性の判定を行うものである
   ことを特徴とする請求項１に記載のプリント基板テスト装置。
3. 上記テスト信号パターン出力手段は、隣接する２つの上記出力ピンの一方から上記テスト信号を出力させるものであり、
   上記計測手段は、隣接する２つの上記出力ピンの他方と接続された上記リード部に発生する電圧を計測するものである
   ことを特徴とする請求項１に記載のプリント基板テスト装置。
4. 上記テスト信号パターン出力手段は、３つの上記出力ピンの両側の上記出力ピンから上記テスト信号を出力させるものであり、
   上記計測手段は、３つの上記出力ピンの中央の上記出力ピンと接続された上記リード部に発生する電圧を計測するものである
   ことを特徴とする請求項１に記載のプリント基板テスト装置。

Images