KR100894804B1 - 반도체부품의 결합 체크 방법 - Google Patents

반도체부품의 결합 체크 방법 Download PDF

Info

Publication number
KR100894804B1
KR100894804B1 KR1020070062302A KR20070062302A KR100894804B1 KR 100894804 B1 KR100894804 B1 KR 100894804B1 KR 1020070062302 A KR1020070062302 A KR 1020070062302A KR 20070062302 A KR20070062302 A KR 20070062302A KR 100894804 B1 KR100894804 B1 KR 100894804B1
Authority
KR
South Korea
Prior art keywords
semiconductor component
printed circuit
circuit board
coupling
output
Prior art date
Application number
KR1020070062302A
Other languages
English (en)
Other versions
KR20080113610A (ko
Inventor
조태헌
강정열
Original Assignee
(주)씨앤에스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)씨앤에스 테크놀로지 filed Critical (주)씨앤에스 테크놀로지
Priority to KR1020070062302A priority Critical patent/KR100894804B1/ko
Publication of KR20080113610A publication Critical patent/KR20080113610A/ko
Application granted granted Critical
Publication of KR100894804B1 publication Critical patent/KR100894804B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 부품 확인에 관한 것으로 특히 인쇄회로기판 위에 장착된 반도체 부품을 체크하여 불량부위를 정확히 검출하고 반도체 부품의 문제를 단시간 내에 파악하는 인쇄회로기판에 장착된 반도체부품의 결합 체크 방법에 관한 것이다.
본 발명은 인쇄회로기판 위에 장착된 반도체부품을 다양한 출력 패턴을 활용하여 결합과 작동의 정상 여부를 간단히 판단하고 이상 발견 부위를 정확하게 식별하며 비용과 시간이 절감된다.
반도체부품, 인쇄회로기판, 입출력발생기, 동작제어기, 외부출력장치

Description

반도체부품의 결합 체크 방법 {Method of checking defective semiconductor components at printed circuit board}
도 1은 종래의 인쇄회로기판과 반도체 부품을 완제품 상태에서 단면 절삭하여 불량을 체크하는 예의 도면.
도 2는 본 발명의 실시예에 의한 인쇄회로기판 위에 장착된 반도체 부품의 불량을 체크하는 예를 나타낸 도면.
도 3은 본 발명의 일 실시예에 의한 반도체부품의 결합 체크 장치의 구성도.
도 4는 본 발명의 일 실시예에 의한 반도체부품 결합 체크 장치의 세부 구성도.
도 5는 본 발명의 실시 예에 의한 패턴출력발생기의 출력 형태의 예.
도 6은 본 발명에 의한 반도체부품의 결합 체크 순서도.
<도면의 주요부호에 대한 설명>
70 : 입출력발생기 80 : 동작제어기
90 : 외부인터페이스 블록 100 : CPU/MPU
110 : 외부출력장치 200 : 반도체 부품 결합 체크장치
본 발명은 반도체 부품 확인에 관한 것으로 특히 인쇄회로기판 위에 장착된 반도체 부품을 체크하여 불량부위를 정확히 검출하고 반도체 부품의 문제를 단시간 내에 파악하는 인쇄회로기판에 장착된 반도체부품의 결합 체크 방법에 관한 것이다.
일반적으로 SMT(Surface Mount Technology)는 표면 실장 기술이라고 하며 회로의 고속화, 소형화를 위해 기판상에 실장하는 부품 간의 배선 거리를 최소화하는 기술을 의미한다. 또한, SMT는 인쇄회로기판(PCB :Printed Circuit Board)위에 납(Solder Paste)을 인쇄하여, 그 위에 각종 SMD(S.M.Device/표면실장부품)부품을 마운터(Mounter) 장비 등을 이용하여 장착한 후, 리플로우 머신(Reflow Machine)을 통과시켜 인쇄회로기판과 전자부품의 리드간을 접합(납땜)하는 기술을 말한다.
SMT의 장점이라면 제품의 가격과 성능이 크게 향상되고 크기와 무게의 감소 효과가 있어서 다핀 IC에 적용하면 상당한 비용감소 효과가 있다.
매우 작은 패키지(Package)를 요구하는 상황에서의 표면실장 기술의 양면실장은 대단히 고무적이라 할 수 있다. 또한 SMT 생산에서 자동으로 기판에 SMD를 놓으면서 높은 생산성이 얻어지고 아울러 자동화는 품질의 향상을 가져왔다. 그리고 공정시간 단축 및 제품 교체 효율화, 공정관리의 용이함과 단순함을 가져왔다.
SMT의 단점으로는 SMT의 변화에 대한 부품시장의 반응이 느리다. 또한 모든 종류의 부품을 SMT에 적용할 수 있는 것이 아니며 보드(Board) 수준의 테스트(Test)가 어렵다. 또한 기판이 조밀해 짐에 따라 더욱 작은 프로브가 요구되고 표면실장기판의 생산이 복잡하고 복잡한 장착설비가 요구된다.
한편, SMT(Surface Mount Technology) 과정과 조립과정 시 스트레스와 같은 요인으로 인해 발생되는 조인트 오픈(open), 쇼트(Short), 크랙(crack)과 같은 접합 불량은 초기 생산 과정에서 많은 불량의 원인이 되며 또한 불량의 원인을 정확히 판단하기 어려워 양산과정의 시간지연과 정확한 불량원인의 파악을 위해 때에 따라서는 많은 시간과 처리비용이 발생한다.
종래의 인쇄회로기판과 반도체 부품간의 접합 부분에서 발생하는 조인트(joint) 오픈/쇼트(short)/크랙(crack)/브리지(bridge) 등은 다음과 같이 크게 두가지 방식으로 검출한다.
첫번째 방식으로 도 1은 인쇄회로기판과 반도체 부품을 완제품 상태에서 단면 절삭하여 불량을 체크하는 예의 도를 나타내고 있다.
도 1은 인쇄회로기판(20) 위에 장착된 반도체 부품(30)을 단면 절삭한 결과 결합이 불량한 부위(32)가 검출된 예를 보여주고 있다.
이렇게 인쇄회로기판(20)과 반도체 부품(30)을 완제품 상태에서 단면 절삭 한 후에 전자 현미경 등을 이용하여 접합 부분을 세밀 관찰하여 불량 부위(32)를 찾아내는 방식은 문제에 대한 검토 결과가 상대적으로 정확하다.
단면절삭을 통하여 불량을 체크하는 종래의 테스트 방식은 검토결과가 정확 한 반면 문제가 발생했을 것으로 예상되는 접합 부분의 위치를 정확히 알고 있어야 하는 단점이 있으며 정확한 접합 부위의 문제를 알기 위해서는 다양한 형태의 테스트 혹은 테스트 담당자의 직관적인 검토를 통해야 하므로 많은 시간이 소요되며 비용이 많이 들게 된다.
또한, 모든 접합부에 대한 단면을 검토 할 수 있으나 시간과 처리비용이 상대적으로 많이 소요되므로 검토 할 수 있는 샘플이 한정 되어 있을 경우에는 작업 과정에서 생기는 문제로 인해 테스트 결과를 얻지 못할 수도 있다.
두번째 방식으로 냉동고(freezer)를 이용하여 인쇄회로기판과 반도체 부품을 섭씨 -50 도 정도로 급격히 냉각시켜 접합부분의 마이크로 크랙(micro-crack) 을 확인하는 방법이다. 이는 반도체 부품들의 온도 특성을 이용하는 방식으로 마이크로 크랙(micro-crack) 의 검출이 가능하다.
인쇄회로기판과 반도체 부품간의 온도특성을 이용하여 마이크로 크랙(micro-crack)을 검출하는 두번째 방식은 정확한 불량 접합부의 위치나 조인트 쇼트(short)/브리지(bridge) 등과 같은 문제점에 대해서는 대처할 수 없는 문제점이 있다.
본 발명은 상술한 문제점을 해결한 것으로, 본 발명의 목적은 SMT 과정에서 발생할 수 있는 조인트(JOINT) 부분의 오픈(OPEN)/쇼트(SHORT)/ 크랙(CRACK)/브리지(BRIDGE) 등을 보다 쉽게 검토하는 방식으로 종래의 단면절삭을 통한 방식보 다 간단하며 접합 불량 부분에 대한 정확한 정보를 얻을 수 있으며 제품 개발에서 발생하는 문제 등을 쉽게 검토가 가능하고, 단시간내에 테스트가 가능하여 시간을 절약하는 인쇄회로기판 위에 장착된 반도체 부품의 결합 체크 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 인쇄회로기판 위에 장착된 반도체부품을 다양한 출력 패턴을 활용하여 결합과 작동의 정상 여부를 간단히 판단하고 이상 발견 부위를 정확하게 식별하며 비용과 시간이 절감되는 인쇄회로기판 위에 장착된 반도체 부품의 결합 체크 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 방법은 반도체부품이 결합된 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것으로 상기 반도체부품의 패드를 모두 입력으로 설정하고, 상기 인쇄회로기판의 접합부를 GND로 설정하며, 상기 반도체부품을 풀업 모드로 설정하는 1 과정과, 결합체크장치에서 상기 반도체 부품의 결합을 확인하는 출력패턴을 선택하여 상기 반도체부품에 제공하는 2과정과, 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 3과정을 포함하는 것을 특징으로 한다.
또한, 상술한 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것은, 반도체부품의 패드를 모두 입력으로 설정하는 단계, 인쇄회로기판의 접합부를 GND로 설정하는 단계 및 반도체부품을 풀업 모드로 설정하는 단계를 포함함을 특징으로 한다.
또한, 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것은, 반 도체부품의 패드를 모두 입력으로 설정하는 단계, 인쇄회로기판의 접합부를 VDD로 설정하는 단계 및 반도체부품을 풀 다운 모드로 설정하는 단계를 포함함을 특징으로 한다.
또한, 출력패턴을 선택하여 반도체부품에 제공하는 것은 상기 반도체부품의 VDD와 GND 상태를 파악할 수 있는 다양한 출력패턴을 적용시켜 반도체부품의 각 핀이 인쇄회로기판에 적절히 결합되었는지를 파악하는 것을 포함함을 특징으로 한다.
또한, 상술한 결합체크장치에서 반도체부품으로부터 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은, 다양한 상기 출력패턴을 상기 반도체부품에 입력시킨 경우의 정상 결과값을 상기 결합체크장치에 미리 저장하는 단계, 다양한 상기 출력패턴을 적용시킨 상기 결과값을 미리 저장된 상기 정상 결과값과 비교하는 단계와, 비교 결과에 따라 상기 반도체부품의 정상 불량 여부를 판별하는 단계를 포함함을 특징으로 한다.
또한, 본 발명의 결합체크장치에서 반도체부품으로부터 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은, 반도체부품이 풀업 모드인 경우에 상기 출력패턴에 의한 결과값을 수신 저장하는 단계, 반도체부품이 풀 다운 모드인 경우 상기 출력패턴에 의한 결과값을 수신 저장하는 단계, 결과값을 미지 저장한 정상 결과값과 비교하여 상기 반도체부품의 정상 결합을 판단하는 단계를 포함함을 특징으로 한다.
본 발명의 출력 패턴은 상기 반도체부품의 각 핀의 정상 동작 여부를 테스트 할 수 있도록 전부 VDD, 전부 GND, VDD와 GND를 조합한 방식으로 생성된 다양한 출 력패턴으로 이루어진다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 생략될 것이라는 것을 유의하여야 한다.
도 2는 본 발명의 실시예에 의한 인쇄회로기판 위에 장착된 반도체 부품의 불량을 체크하는 예를 나타낸 도면이다.
본 발명은 반도체 부품이 결합되는 인쇄회로기판의 접합부에 강제로 풀업(PULL UP) 또는 풀다운(DOWN)을 설정하고 인쇄회로기판 일측의 해당 반도체부품과 연결되는 라인들을 통하여 다양한 출력 패턴을 이용하여 결과값을 비교 파악하여 인쇄회로기판 위에 장착된 반도체 부품의 결합 상태를 정확하고 간단하여 파악한다.
도 2를 참조하면 반도체 부품 칩 A1 ~ A5 볼(60)에 각각 내부 풀업(pull-up)으로 설정하고 해당 반도체 부품의 패드(PAD)를 모두 입력으로 설정하면 외부에서 강제로 입력한 값이 수신되어야 하지만 도 2와 같이 A5 번의 패드처럼 불량부위(62) 문제가 발생한 경우라면 A5 에서 읽혀진 값은 결합이 불량하여 외부에서 입력한 값이 수신되지 않고 내부 풀업에 의한 VDD 값이 발견된다.
도 2의 A5 번의 패드는 인쇄회로기판 (PCB)와의 접속이 불량하므로 외부에서 강제로 설정한 값이 수신되지 않고 내부 풀업에 의해 설정된 VDD값이 체크되므로 불량으로 판정된다.
이러한 방식을 적용하여 반도체 부품의 전체 패드 또는 외부와 연결이 예상 되는 패드에 적용함으로써 불량접합부의 정확한 위치와 문제에 대한 간단한 접근이 가능하다.
도 3은 본 발명의 일 실시예에 의한 반도체부품의 결합 체크 장치의 구성도이다.
본 발명의 반도체 부품 결합 체크장치(200)는 입출력발생기(70), 동작제어기(80), 외부인터페이스 블록(90), CPU/MPU(100)과 외부출력장치(110)로 이루어진다.
입출력발생기(70)는 반도체 부품의 패드(PAD) 입력 값을 저장하는 저장요소와 내부 풀업/다운(Internal pull up/down)을 설정할 수 있는 출력패턴 발생기(74)를 포함하고 있다. 출력패턴 발생기의 출력 값은 다양한 패턴으로 구성되어 반도체 부품의 정상 여부를 동작제어기(80)에서 제어한다.
동작제어기(80)는 입출력발생기(70)의 입력과 출력 동작을 제어하고 입출력발생기(70)에서 입력된 정보를 외부 인터페이스 블록(Interface block)(90)으로 전송 처리 한다.
외부 인터페이스 블록(Interface block)(90)은 CPU/MPU(100) 또는 외부출력장치(110)의 동작 요구에 따라 동작제어기(80)로부터 전달 받은 입출력발생기(70)의 입력 값을 전달하거나 동작제어기(80)로 명령을 전달하는 역할을 수행한다.
외부 인터페이스 블록(Interface block)(90)은 외부출력장치(110)로 데이터를 제공하여 CPU/MPU(100)의 간섭 없이 반도체 부품의 결합 이상 여부에 대한 검토가 가능하다.
도 4는 본 발명의 일 실시예에 의한 반도체부품 결합 체크 장치의 세부 구성도이다.
본 발명의 반도체부품의 결합 체크 장치는 도 3에서 설명 드린 바와 같이 외부출력장치(110), CPU/MPU(100)와 같은 다용도 프로세서, 외부 인터페이스 블록(Interface block)(90), 동작제어기(80) 그리고 입출력발생기(70)로 구성된다.
외부 인터페이스 블록(Interface block)(90)은 입력선택기제어기(92)와 동작모드분석기(94)로 구성되며, 입력선택기제어기(92)는 동작제어기(80)의 입력선택기(82)를 제어하여 입력된 데이터 값을 CPU/MPU(100) 또는 외부출력장치(110)로 전송하는 명령을 전달한다.
외부 인터페이스 블록(Interface block)(90)의 동작모드분석기(94)는 외부의 동작모드 또는 CPU/MPU(100)의 동작모드를 전송 받아 입력선택기제어기(92)를 제어 하고 동작제어기(80)를 제어하여 출력제어기(84)에서 출력 패턴의 설정과 내부 풀업/풀다운(internal pull up/down) 상태를 설정하도록 제어한다.
동작제어기(80)는 입력선택기(82)와 출력제어기(84)로 구성된다.
입력선택기(82)는 입출력발생기(70)에서 전달받은 반도체 부품 패드(PAD)단 입력 정보를 수신하고 수신된 정보는 입력선택기제어기(92)의 입력 정보 전달 요청을 수신하면 외부출력장치(110) 또는 CPU/MPU(100)에 전송하는 역할을 담당한다.
출력제어기(84)는 동작모드분석기(94)의 출력 제어신호를 전달 받아 출력패턴발생기(74)의 내부 출력 패턴을 설정하여 출력패턴발생기(74)에 전달한다.
입출력발생기(70)는 입력검출기(72)와 출력패턴발생기(74)로 구성된다. 입력 검출기(70)는 반도체 부품의 패드(PAD)와 연결되어 있으며 패드(PAD)에서 입력되는 정보를 수집하여 입력선택기(82)로 제공한다.
출력패턴발생기(74)는 출력제어기(84)에서 전달받은 동작 모드에 따라 패드(PAD)를 입력상태로 변화시키고 출력패턴을 도 5와 같이 다양한 형태의 출력 패턴을 선택적으로 발생 시킨다.
도 4를 참조하면 외부출력장치(110)는 CPU/MPU(100)의 명령에 의해서 동작하거나 개별적으로 동작하여 입력선택기(82)로부터 전달받은 패드(PAD)의 입력 정보를 수집하여 직렬 또는 병렬의 형태로 외부에 정보를 전달하는 기능을 수행한다.
CPU/MPU(100)는 사용자의 프로그램에 의해서 동작모드를 설정하여 외부인터페이스 블록(interface block)(90)으로 전송하고 입력선택기(82)에서 전달받은 입력 정보를 수집하여 테스트 결과를 비교하거나 사용자에게 정보를 전달하는 기능을 수행한다.
도 5는 본 발명의 실시 예에 의한 패턴출력발생기의 출력 형태의 예를 나타내고 있다.
도 5에서는 패턴(Pattern) A~D 4가지의 출력 패턴의 예를 보여주고 있다. 출력 패턴에서 동그라미(o)는 VDD이고 X는 GND(그라운드)를 나타낸다.
본 발명은 도 5와 같은 여러 유형의 출력 패턴 형태를 적용시켜서 반도체부품이 인쇄회로기판에 양호하게 결합 장착돼었는 지를 정상값과 비교하여 정확하게 판단한다.
본 발명은 다양한 출력패턴을 적용하여 반도체부품의 각 단자(pin)의 결합 상태를 정확히 체크할 수 있으며, 이상 부위도 정확하게 파악한다.
따라서 종래와 같이 단면절삭 등을 통한 방식이나 냉동고(Freezer)를 활용하지 않아도 반도체부품이 인쇄회로기판에 견고하게 장착되었는지 도 5와 같은 다양한 출력패턴을 적용하여 간편하게 파악한다.
도 6은 본 발명에 의한 반도체부품의 결합 체크 순서도를 나타내고 있다.
먼저, 310 단계에서 반도체부품의 결합 체크 장치(200)의 CPU/MPU(100) 또는 외부출력장치(110)에서 전달된 동작 모드에 따라 인쇄회로기판(50)에 장착된 반도체부품(60)의 패드(PAD)를 모두 입력 모드로 설정한다.
320 단계에서 반도체 부품과 연결된 인쇄회로기판(50) 상의 다른쪽 접합부에 VDD를 나타내는 풀 업(PULL-UP)을 설정한다.
330 단계에서 반도체부품의 결합 체크 장치(200)의 CPU/MPU 또는 외부에서 전달된 동작 모드에 따라 외부 인터페이스 블록(90)의 동작모드분석기(94)에 전달 되며 전달된 동작 모드에 따라 출력제어신호를 동작제어기(80)의 출력제어기(84)에 전달하면 출력제어신호에 따라 내부 풀 업/다운(PULL UP/DOWN) 설정을 출력하여 입출력 발생기(70)의 출력패턴 발생기(74)에 전달하면 최종적으로 출력 패턴 발생기(74)는 반도체 부품 패드(PAD)의 내부 풀업(PULL-UP)을 검출할 수 있는 출력 패턴을 설정한다.
출력 패턴 발생기(74)는 도 5와 같은 다양한 출력 패턴에서 선택하여 설정한다.
340 단계에서 인쇄회로기판(50) 위에 장착된 반도체 소자 패드로부터 입력된 정보를 외부출력장치(110)를 통해 외부로 출력하거나 CPU/MPU(100)를 이용하여 비교 후 테스트 내용을 저장한다.
즉, CPU/MPU(100) 또는 외부의 동작모드 설정에 따라 패드에서 전달된 입력정보를 입출력발생기(70)의 입력 검출기(72)를 통해 입력정보를 수집하고 수집된 정보를 동작제어기(80)의 입력선택기(82)에 전달한다.
입력선택기(82)의 수집된 정보는 동작 모드에 따라 CPU/MPU(100)에 전달 되거나 외부출력 장치(110)에 직접 전달된다. 전달된 정보는 CPU/MPU(100) 또는 외부의 검사장치를 통해 예상되는 출력 값과 비교하여 그 결과를 저장한다.
350 단계에서 인쇄회로기판에 장착된 반도체 부품과 연결된 다른쪽 접합부에 GND(ground)를 나타내는 풀 다운(PULL-DOWN)을 설정한다.
360 단계에서 상술한 330 단계와 마찬가지로 반도체 부품 패드의 내부 풀업(PULL-UP)을 검출할 수 있는 출력 패턴을 설정한다.
370 단계에서 상술한 340 단계는 방식으로 패드로부터 입력된 정보를 판단하여 외부전송장치(110)를 통해 외부로 출력하거나 CPU/MPU(100)를 이용하여 비교 후 테스트 내용을 저장한다.
380 단계에서 출력의 비교 결과에 따라 접합부분에 대한 불량 여부를 판단하고 인쇄회로기판 위에 장착된 반도체의 테스트를 종료한다.
위에서 설명한 본 발명의 반도체부품의 결합 체크 방식은 순서가 바뀌어도 가능하며, 풀 업과 풀 다운을 교차하여 테스트 하므로 접합부의 불량에 대한 정확한 위치를 확인한다.
지금까지 본 발명의 실시 예의 구성 및 동작에 대해 설명하였다. 본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 범위를 벗어나지 않는 한도 내에서 다양한 변형을 가할 수 있다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 설명한 본 발명은 SMT(Surface Mount Technology) 과정에서 발생할 수 있는 조인트(JOINT) 부분의 오픈/쇼트/크랙/브리지 등의 불량 부위를 보다 쉽게 검토하므로 종래의 단면절삭을 통한 방식보다 간단하고 접합 불량 부분을 정확하게 파악할 수 있는 효과가 있다.
또한, 단시간 내에 테스트가 가능하여 시간을 절약하며 제품생산 공정이 짧아지며 비용이 절감되는 효과가 있다.
본 발명은 인쇄회로기판 위에 장착된 반도체 부품에 대하여 내부 풀업과 내부 풀다운 모드를 적용하여 양쪽으로 테스트하고, 또한 다양한 출력 패턴을 적용하여 테스트하므로 반도체 소자의 정상 결합 여부를 간편하고 효과적으로 파악하고 불량 발생 부위를 정확하고 간단히 파악하는 효과가 있다.

Claims (7)

  1. 삭제
  2. 반도체부품이 결합된 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것으로 상기 반도체부품의 패드를 모두 입력으로 설정하고, 상기 인쇄회로기판의 접합부를 GND로 설정하며, 상기 반도체부품을 풀업 모드로 설정하는 1 과정과;
    상기 결합체크장치에서 상기 반도체 부품의 결합을 확인하는 출력패턴을 선택하여 상기 반도체부품에 제공하는 2과정과;
    상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 3과정을 포함하는 것을 특징으로 하는 반도체부품의 결합 체크 방법.
  3. 청구항 2에 있어서,
    상기 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것은,
    상기 반도체부품의 패드를 모두 입력으로 설정하는 단계;
    상기 인쇄회로기판의 접합부를 VDD로 설정하는 단계; 및
    상기 반도체부품을 풀 다운 모드로 설정하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
  4. 청구항 2에 있어서,
    상기 출력패턴을 선택하여 상기 반도체부품에 제공하는 것은
    상기 반도체부품의 VDD와 GND 상태를 파악할 수 있는 다양한 출력패턴을 적용시켜 상기 반도체부품의 각 핀의 결합 상태를 파악하는 것을 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
  5. 청구항 2에 있어서,
    상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은,
    다양한 상기 출력패턴을 상기 반도체부품에 입력시킨 경우의 정상 결과값을 상기 결합체크장치에 미리 저장하는 단계;
    다양한 상기 출력패턴을 적용시킨 상기 결과값을 미리 저장된 상기 정상 결과값과 비교하는 단계; 및
    상기 비교 결과에 따라 상기 반도체부품의 정상 불량 여부를 판별하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
  6. 청구항 2에 있어서,
    상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은,
    상기 반도체부품이 풀업 모드인 경우에 상기 출력패턴에 의한 결과값을 수신 저장하는 단계;
    상기 반도체부품이 풀 다운 모드인 경우 상기 출력패턴에 의한 결과값을 수신 저장하는 단계; 및
    상기 결과값을 미지 저장한 정상 결과값과 비교하여 상기 반도체부품의 정상 결합을 판단하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
  7. 청구항 2 내지 청구항 6중 어느 한 항에 있어서,
    상기 출력 패턴은 상기 반도체부품의 각 핀의 정상 동작 여부를 테스트 할 수 있도록 전부 VDD, 전부 GND, VDD와 GND를 조합한 방식으로 생성된 다양한 출력패턴으로 이루어짐을 특징으로 하는 반도체부품의 결합 체크 방법.
KR1020070062302A 2007-06-25 2007-06-25 반도체부품의 결합 체크 방법 KR100894804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070062302A KR100894804B1 (ko) 2007-06-25 2007-06-25 반도체부품의 결합 체크 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062302A KR100894804B1 (ko) 2007-06-25 2007-06-25 반도체부품의 결합 체크 방법

Publications (2)

Publication Number Publication Date
KR20080113610A KR20080113610A (ko) 2008-12-31
KR100894804B1 true KR100894804B1 (ko) 2009-04-24

Family

ID=40370837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062302A KR100894804B1 (ko) 2007-06-25 2007-06-25 반도체부품의 결합 체크 방법

Country Status (1)

Country Link
KR (1) KR100894804B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066791B1 (ko) * 2008-12-24 2011-09-23 주식회사 효성 인쇄회로기판 상호간의 결합상태 검출방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154881A (ja) 1997-08-07 1999-02-26 Fuji Xerox Co Ltd 電子部品実装基板およびその接続検査方法
JP3447638B2 (ja) 1999-12-24 2003-09-16 日本電気株式会社 半導体装置のテスト方法及びシステム並びに記録媒体
KR100471544B1 (ko) * 2002-05-30 2005-03-10 주식회사 유니테스트 실장과 에이티이가 통합된 반도체 소자 테스트 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154881A (ja) 1997-08-07 1999-02-26 Fuji Xerox Co Ltd 電子部品実装基板およびその接続検査方法
JP3447638B2 (ja) 1999-12-24 2003-09-16 日本電気株式会社 半導体装置のテスト方法及びシステム並びに記録媒体
KR100471544B1 (ko) * 2002-05-30 2005-03-10 주식회사 유니테스트 실장과 에이티이가 통합된 반도체 소자 테스트 장치

Also Published As

Publication number Publication date
KR20080113610A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
US8574932B2 (en) PCB-mounted integrated circuits
US20160209207A1 (en) Board inspection method and board inspection system using the same
JP4493421B2 (ja) プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム
US6958619B2 (en) Inspecting apparatus and inspecting method for circuit board
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
US6038336A (en) PCB testing circuit for an automatic inserting apparatus and a testing method therefor
US20150066414A1 (en) Automatic retest method for system-level ic test equipment and ic test equipment using same
TWM595884U (zh) 測試用於積體電路裝置的晶圓之測試系統和方法
JP3609687B2 (ja) 断線位置検出機能を備えた電子機器及び断線位置検出方法
KR100894804B1 (ko) 반도체부품의 결합 체크 방법
CN116577638A (zh) 一种电路板智能测试系统、方法、装置及介质
WO2015118997A1 (ja) 品質管理システム
JP2003046300A (ja) Pcb製造ラインの管理システムおよびpcb製造管理方法
KR20150104766A (ko) 검사공정에서의 불량 이력 추적 방법
CN115753780A (zh) 用于检测焊接接头的缺陷的测量机器和方法
JP2011185746A (ja) プリント基板の検査方法及びこれに用いる検査装置
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
CN116973673B (zh) 电子器件的失效定位方法、装置、系统及计算机设备
JP2003004795A (ja) 集積回路の基板接続検査方式
Potter et al. Towards the re-use of electronic products-quality assurance for the re-use of electronics
US20060226853A1 (en) Test converting card and test apparatus thereof
CN114509659A (zh) 电路板测试方法及装置
KR100234025B1 (ko) 적층형 모듈 테스트 장치
CN115825165A (zh) 一种芯片焊接检测方法、装置及相关设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 11