KR100894804B1 - 반도체부품의 결합 체크 방법 - Google Patents
반도체부품의 결합 체크 방법 Download PDFInfo
- Publication number
- KR100894804B1 KR100894804B1 KR1020070062302A KR20070062302A KR100894804B1 KR 100894804 B1 KR100894804 B1 KR 100894804B1 KR 1020070062302 A KR1020070062302 A KR 1020070062302A KR 20070062302 A KR20070062302 A KR 20070062302A KR 100894804 B1 KR100894804 B1 KR 100894804B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor component
- printed circuit
- circuit board
- coupling
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (7)
- 삭제
- 반도체부품이 결합된 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것으로 상기 반도체부품의 패드를 모두 입력으로 설정하고, 상기 인쇄회로기판의 접합부를 GND로 설정하며, 상기 반도체부품을 풀업 모드로 설정하는 1 과정과;상기 결합체크장치에서 상기 반도체 부품의 결합을 확인하는 출력패턴을 선택하여 상기 반도체부품에 제공하는 2과정과;상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 3과정을 포함하는 것을 특징으로 하는 반도체부품의 결합 체크 방법.
- 청구항 2에 있어서,상기 인쇄회로기판의 접합부에 결합체크장치를 연결하여 체크하는 것은,상기 반도체부품의 패드를 모두 입력으로 설정하는 단계;상기 인쇄회로기판의 접합부를 VDD로 설정하는 단계; 및상기 반도체부품을 풀 다운 모드로 설정하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
- 청구항 2에 있어서,상기 출력패턴을 선택하여 상기 반도체부품에 제공하는 것은상기 반도체부품의 VDD와 GND 상태를 파악할 수 있는 다양한 출력패턴을 적용시켜 상기 반도체부품의 각 핀의 결합 상태를 파악하는 것을 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
- 청구항 2에 있어서,상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은,다양한 상기 출력패턴을 상기 반도체부품에 입력시킨 경우의 정상 결과값을 상기 결합체크장치에 미리 저장하는 단계;다양한 상기 출력패턴을 적용시킨 상기 결과값을 미리 저장된 상기 정상 결과값과 비교하는 단계; 및상기 비교 결과에 따라 상기 반도체부품의 정상 불량 여부를 판별하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
- 청구항 2에 있어서,상기 결합체크장치에서 상기 반도체부품으로부터 상기 출력패턴에 의한 결과값을 수신하여 결합 상태를 확인하는 것은,상기 반도체부품이 풀업 모드인 경우에 상기 출력패턴에 의한 결과값을 수신 저장하는 단계;상기 반도체부품이 풀 다운 모드인 경우 상기 출력패턴에 의한 결과값을 수신 저장하는 단계; 및상기 결과값을 미지 저장한 정상 결과값과 비교하여 상기 반도체부품의 정상 결합을 판단하는 단계를 포함함을 특징으로 하는 반도체부품의 결합 체크 방법.
- 청구항 2 내지 청구항 6중 어느 한 항에 있어서,상기 출력 패턴은 상기 반도체부품의 각 핀의 정상 동작 여부를 테스트 할 수 있도록 전부 VDD, 전부 GND, VDD와 GND를 조합한 방식으로 생성된 다양한 출력패턴으로 이루어짐을 특징으로 하는 반도체부품의 결합 체크 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070062302A KR100894804B1 (ko) | 2007-06-25 | 2007-06-25 | 반도체부품의 결합 체크 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070062302A KR100894804B1 (ko) | 2007-06-25 | 2007-06-25 | 반도체부품의 결합 체크 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080113610A KR20080113610A (ko) | 2008-12-31 |
KR100894804B1 true KR100894804B1 (ko) | 2009-04-24 |
Family
ID=40370837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070062302A KR100894804B1 (ko) | 2007-06-25 | 2007-06-25 | 반도체부품의 결합 체크 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100894804B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066791B1 (ko) * | 2008-12-24 | 2011-09-23 | 주식회사 효성 | 인쇄회로기판 상호간의 결합상태 검출방법 및 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154881A (ja) | 1997-08-07 | 1999-02-26 | Fuji Xerox Co Ltd | 電子部品実装基板およびその接続検査方法 |
JP3447638B2 (ja) | 1999-12-24 | 2003-09-16 | 日本電気株式会社 | 半導体装置のテスト方法及びシステム並びに記録媒体 |
KR100471544B1 (ko) * | 2002-05-30 | 2005-03-10 | 주식회사 유니테스트 | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 |
-
2007
- 2007-06-25 KR KR1020070062302A patent/KR100894804B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154881A (ja) | 1997-08-07 | 1999-02-26 | Fuji Xerox Co Ltd | 電子部品実装基板およびその接続検査方法 |
JP3447638B2 (ja) | 1999-12-24 | 2003-09-16 | 日本電気株式会社 | 半導体装置のテスト方法及びシステム並びに記録媒体 |
KR100471544B1 (ko) * | 2002-05-30 | 2005-03-10 | 주식회사 유니테스트 | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20080113610A (ko) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8574932B2 (en) | PCB-mounted integrated circuits | |
US20160209207A1 (en) | Board inspection method and board inspection system using the same | |
JP4493421B2 (ja) | プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム | |
US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
US8860456B2 (en) | Non-destructive tilt data measurement to detect defective bumps | |
US6038336A (en) | PCB testing circuit for an automatic inserting apparatus and a testing method therefor | |
US20150066414A1 (en) | Automatic retest method for system-level ic test equipment and ic test equipment using same | |
TWM595884U (zh) | 測試用於積體電路裝置的晶圓之測試系統和方法 | |
JP3609687B2 (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
KR100894804B1 (ko) | 반도체부품의 결합 체크 방법 | |
CN116577638A (zh) | 一种电路板智能测试系统、方法、装置及介质 | |
WO2015118997A1 (ja) | 品質管理システム | |
JP2003046300A (ja) | Pcb製造ラインの管理システムおよびpcb製造管理方法 | |
KR20150104766A (ko) | 검사공정에서의 불량 이력 추적 방법 | |
CN115753780A (zh) | 用于检测焊接接头的缺陷的测量机器和方法 | |
JP2011185746A (ja) | プリント基板の検査方法及びこれに用いる検査装置 | |
JP6520127B2 (ja) | 基板検査装置、基板検査方法及び基板検査用治具 | |
CN116973673B (zh) | 电子器件的失效定位方法、装置、系统及计算机设备 | |
JP2003004795A (ja) | 集積回路の基板接続検査方式 | |
Potter et al. | Towards the re-use of electronic products-quality assurance for the re-use of electronics | |
US20060226853A1 (en) | Test converting card and test apparatus thereof | |
CN114509659A (zh) | 电路板测试方法及装置 | |
KR100234025B1 (ko) | 적층형 모듈 테스트 장치 | |
CN115825165A (zh) | 一种芯片焊接检测方法、装置及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140402 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160325 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 11 |