JPS6123263A - 試験方式 - Google Patents

試験方式

Info

Publication number
JPS6123263A
JPS6123263A JP59143596A JP14359684A JPS6123263A JP S6123263 A JPS6123263 A JP S6123263A JP 59143596 A JP59143596 A JP 59143596A JP 14359684 A JP14359684 A JP 14359684A JP S6123263 A JPS6123263 A JP S6123263A
Authority
JP
Japan
Prior art keywords
input
circuit
data
random
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143596A
Other languages
English (en)
Inventor
Fumiaki Osanawa
長縄 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143596A priority Critical patent/JPS6123263A/ja
Publication of JPS6123263A publication Critical patent/JPS6123263A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は情報処理システムの入力専用制御装置の試験方
式に関する。
〔従来技術〕
従来、この種の試験は、外部接続装置または専用試験器
を接続して行っていた。従って、接続される外部接続装
置毎にまたは専用試験器用の試験プログラムの開発が必
要となる欠点があった。
〔発明の目的〕
本発明の目的は、外部接続装置または専用試験器を接続
しないで、入力専用制御装置の試験を可能とする試験方
式を提供すること(=ある。
〔発明の構成) 本発明の診断方式は、診断モードで・の上位装置からの
入力指令に対して入力専用制御装置(二ランダム診断デ
ータを送出する機能を有し、前記ランダム診断データを
転送し、これのパリティチェックをすることにより入力
専用制御装置の試験をすることを特徴とする。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。第
1図は本発明の試験方式を適用した入力専用制御装置お
よびこれ(二接続されたCPUと外部接続装置のブロッ
ク図である。
本実施例の入力専用制御装置20は、ランダム試験デー
タを発生するランダム試験データ発生回路26と、CP
U10からオーダ信号線24にて診断モード指令を受け
とることによってデータパスとして外部接続装置60の
パスを切断してランダム診断データ発生回路26のパス
を接続し、CPU10からの次の読取指令により転送デ
ータ数を受けとるセレクタ22と、パリティチェック回
路26と、ランダム−診断データ発生回路23より転送
データ数分のパリティを付加したランダム診断データを
パリティチェック回路26を介してCPU10へ転送す
る読取制御回路21からなり、読取制御回路21内でま
たはパリティチェック回路26でエラーが検出された場
合、データ転送を打切り、CPU10へ終了報告信号線
25でエラー報告を行い、エラーがなければ終了報告信
号線25で正常終了報告を行う。
ランダム診断データのランダムデータ長のCPU10へ
の転送をパリティチェックにより入力専用制御装置20
の試験を行う。
〔発明の効果〕 本発明は以上説明したように、外部接続装置または専用
試験器を接続しないで、入力専用制御装置の試験が可能
となり、これら装置(外部接続装置、専用試験器)用の
試験グツグラムの開発が不用吃=なる。
【図面の簡単な説明】
第1図は本発明の試験方式を適用した入力専用制御装置
の一実施例を示すブロック図である。 10・・・CPU。 20・・・入力専用’III御装置、 21・・・読取制御回路、 22・・・セレクタ、 26・・・ランダム診断データ発生回路、24・・・オ
ーダ信号線、・ 25・・・終了報告信号線、 26・・・パリティチェック回路、 60・・・外部接続装置。

Claims (1)

    【特許請求の範囲】
  1. 情報処理システムの入力専用制御装置において、診断モ
    ードでの上位装置からの入力指令に対して前記入力専用
    制御装置にランダム診断データを送出する機能を有し、
    前記ランダム診断データを転送し、これのパリティチェ
    ックをすることにより前記入力専用制御装置の試験をす
    ることを特徴とする試験方式。
JP59143596A 1984-07-11 1984-07-11 試験方式 Pending JPS6123263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143596A JPS6123263A (ja) 1984-07-11 1984-07-11 試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143596A JPS6123263A (ja) 1984-07-11 1984-07-11 試験方式

Publications (1)

Publication Number Publication Date
JPS6123263A true JPS6123263A (ja) 1986-01-31

Family

ID=15342397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143596A Pending JPS6123263A (ja) 1984-07-11 1984-07-11 試験方式

Country Status (1)

Country Link
JP (1) JPS6123263A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304559A (ja) * 1988-06-01 1989-12-08 Fujitsu Ltd 入出力機能試験方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304559A (ja) * 1988-06-01 1989-12-08 Fujitsu Ltd 入出力機能試験方式

Similar Documents

Publication Publication Date Title
US7069477B2 (en) Methods and arrangements to enhance a bus
JPH07181231A (ja) 回路ボード試験システム及びその方法
JPS6123263A (ja) 試験方式
JPS6123250A (ja) 試験方式
JPH11272494A (ja) ワイドバンドスイッチファームウエアのデバック/コシミュレーション方式
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH08278924A (ja) アダプタ診断システム
JPH0324657A (ja) バス診断方式
JPS5911452A (ja) パリテイチエツク回路の試験方式
JP2765659B2 (ja) データ処理装置の自己テスト方式
JP3549702B2 (ja) バス制御回路及びその試験方法
JPS6027054B2 (ja) 入出力制御方式
JPS61188637A (ja) インサ−キツトエミユレ−タ
JPH0498555A (ja) バス・インターフェース検査を行う電子機器
JPH10312342A (ja) アダプタの試験システムおよびアダプタのパリティ機能試験方法
JPH0152774B2 (ja)
JPH04346145A (ja) 情報処理装置
JPS63231540A (ja) 擬似障害発生回路
JPH0426500B2 (ja)
JPH0820490B2 (ja) 自動試験制御方法
JPH02126334A (ja) 情報処理装置のエラーチェック回路診断方式
JPH03138745A (ja) システムバスの診断方式
JPS6385832A (ja) パリテイチエツク方式
JPS62119651A (ja) Ras回路診断方式
JPH04317150A (ja) 入出力処理システム