JPS62119651A

JPS62119651A - Ｒａｓ回路診断方式

Info

Publication number: JPS62119651A
Application number: JP60260282A
Authority: JP
Inventors: Kiyotaka Fujimura; 藤村　清孝
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-11-20
Filing date: 1985-11-20
Publication date: 1987-05-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕チャネル配下に接続された入出力制御装置に設けられた
Ｒ　Ａ　Ｓ回路を診断する場合、入出力制御装置内にハ
ードエラー発生部を設け、チャネルが発行した診断コマ
ンドによって直ちに又は一定時間後に入出力制御装置内
にハードウェアエラーを発生させ、入出力制御装置がＲ
ＡＳ機能により再度動作可能な状態に戻ることからＲＡ
Ｓ回路の正常性を診断する。これによりＲＡＳ回路診断
用の特別の装置を必要とすることなく、他の正常動作確
認試験と一緒にＲＡＳ回路の診断を行うことが出来る。

〔産業上の利用分野〕

本発明は、装置内部にハードウェアのエラーが発生した
ときに再度動作可能な状態に戻すリカバリ処理を行うＲ
ＡＳ回路の診断方式、特に、チャネル配下に接続される
入出力制御装置に設けられたＲＡＳ回路の診断方式に関
する。

〔従来の技術〕

チャネル配下に接続される入出力制御装置は、内部にＲ
ＡＳ回路を設け、入出力制御装置内でハードウェアのエ
ラーが発生すると、装置を再度動作可能な状態に戻すリ
カバリ処理を行うことにより装置のＲＡＳ即ち信頼性（
Ｒｅｌｉａｂｉｌｉｔｙ　）　、可用性（Ａｖａｉｌａ
ｂｉｌｉｔｙ）及び保守性（Ｓｅｒｖｉｃｅ−ａｂｉｌ
ｉｔｙ　）を確保している。

このＲＡＳ回路が常に正常に動作しないと入出力制御装
置のＲＡＳ機能が損われる為、ＲＡＳ回路に対してはそ
の正常性をチェックする診断を適宜行う様にしている。

〔発明が解決しようとする問題点〕

入出力制御装置におけるＲＡＳ回路を診断する場合、従
来は別個のデパック用装置を使用して入出力制御装置内
部にハードウェアエラーを発生させ、ＲＡＳ回路が正常
に動作しているかどうかをチェックして診断を行ってい
た。

然しなから、この診断方式は、診断用に別個のデパック
用装置を必要とするという問題があり、又、デパック用
装置を使用して診断試験しているときは、他の試験例え
ば入出力制御装置をチャネルと接続してプログラムを流
しそれらが正常に動作するかどうかを確認する正常動作
確認試験を行うことが出来ず、これらの試験は互いに別
個に行わなければならないという不都合があった。

本発明は、デパック用装置等の別個の診断用装置を必要
とすることなく、ｈつ、他の正常動作確認試験と一緒に
行うことの出来る入出力制御装置のＲＡＳ回路の診断方
式を提供することを目的とする。

〔問題点を解決するための手段〕

従来の入出力制御装置のＲＡＳ回路診断方式における前
述の問題点を解決する為に本発明が講じた手段を、第１
図を参照して説明する。

第１図は、本発明の構成をブロック図で示したものであ
る。

第１図において、１１０はチャネル、１２０は入出力制
御装置、１３０は入出力装置である。チャネル１１０ば
、入出力制御装置１２０を制御して入出力装置１３０と
主記憶装置（図示せず）との間のデータの転送を制御す
る。

入出力側ｆｌｌ装置１２０において、１２１はハードウ
ェア部で、エラー発生の対象となる人出力制御装置１２
０内のハードウェア部分を示す。１２２はＲＡＳ回路で
、ハードウェア部１２１にハードエラーが発生ずると、
装置を再度動作可能な状態に戻すリカバリ処理を行う。

１２３はハードエラー発生部で、チャネル１１０からの
診断コマンドを受けてハードウェア部１２１にハードウ
ェアエラーを発生させる。

〔作　　用〕

入出力制御装置１２０のＲＡＳ回路１２２に対する診断
を行う場合は、チャネル１１０から診断コマンドが入出
力制御装置１２０に発行される。

チャネル１１０と人出力制御袋ＷＩ　２０が接続された
システムの正常動作確認試験と共に行う場合は、正常動
作確認試験を行う為のテストプログラム中に診断コマン
ドが組み入れられて発行される。

ハードエラー発生部１２３は、この診断コマンドを受け
ると、ハードウェア部１２１内に所定のハードウェアエ
ラーを発生させる。

ＲＡＳ回路１２２ば、ハードウェア部＋２１にハードウ
ェアエラーが発生すると、所定のＲＡＳシーケンスに従
ってリカバリ処理を行う。

入出力制御装置１２０が再度動作可能な状態に戻るかど
うかをみることによりＲＡ　Ｓ回路１２３の正常性を容
易に診断することが出来る。

以上の様にして、別個の診断用装置を必要とすることな
く、他の正常動作確認試験と一緒にＲＡＳ回路の診断を
行うことが出来る。

〔実施例］本発明の一実施例を、第２図〜第３図を参照し゛Ｃ説明
する。

第２図は本発明の一実施例の構成の説明図、第３１メロ
、ｌ第２図の診断動作シーケンスの説明図である。

（Ａ）実施例の構成第２図において、チャネル１１０、入出力制御’Ｉａｉ
ｆｆ１２０、ハードウェア部１２１、ＲＡＳ回路１２２
、ハードエラー発生部１２３、入出力装置＋３［こつい
ては、第１図で説明した通りである。

入出力制御装置　１２０のハードウェア部１２１におい
て、レジスタＸ及びレジスタＹはパリティビットを含む
データがセットされるレジスタで、レジスタＸからパリ
ティビット線を含むデータ線でレジスタＹにデータを転
送される。パリティビット綿は、途中がハードエラー発
生部１２３に接続される。なお、レジスタＸ及びレジス
タＹは、部１２１内で発）１されるハードウェアエラー
の一例を示したものである。

ハードエラー発ノ１部１２３におい゛（，１２４番、１
工ラー駆動信号発生回路で、チャネル１１０より診断コ
マンドＤ　Ｍ　Ｓ　Ｃを受けると、一定時間後にエラー
駆動信号ＩＥ　Ｉ）Ｓを発生ずる。１２５はエラー発生
回路で、エラー駆動信号発生回路１２４からのエラー駆
動信号Ｅｒ）Ｓを受けて、ハードウェア部１２１にハー
ドウェアエラーを発生させる。

この実施例では、エラー発生回路１２５内にＥＸ−ＯＲ
回路を設け、一方の入力端にエラー駆動信号Ｆ、Ｉ）Ｓ
を入力し、他方の入力端にレジスタＸからのパリティビ
ット線を接続し、出力端をレジスタＹのパリティビット
線に接続する様にしている。これによりエラー駆動信号
Ｅ　ｎ　Ｓが入力されると、レジスタＸのバリディビッ
トが反転し２゛（レジスタＹに入力さ、Ｉするので、パ
リティビットにエラーが発生する。この様なｒｔ　ｘ−
ｏ　ｒ＜回路を複数設けることにより、任意のデータ線
や信号線にエラーを発生させることが出来る。なお、エ
ラー発生回路１２５は、実際にはハードウェア部１２１
内の所望のエラー発生箇所に分散して設けられるが、説
明の便宜上ハードエラー発生部１２３内に図示されてい
る。

１４０は主記憶装置（ＭＥＭ）　、１５０は中央処理装
置（ＣＰＵ）である。これら主舵↑ａ装置１４０、ＣＰ
Ｕ１５０、チャネル１１０、人出力制御装置１２０、入
出力装置１３０のシステム構成は、従来のものと同しで
ある。

（Ｂ）実施例の動作第２図におけるＲＡＳ回路診断動作を、第３図の診断動
作シーケンスを参照して説明する。

■　ＣＰＵ１５０はスタートＩ１０命令（ＳＩＯ命令）
をチャネル１１０に対し発し、入出力動作を開始さ−Ｕ
る（■は第３図の診断動作シーケンス■に対応する。以
下同様である）。

■　チャネル１１０ば、このＳＩＯ命令を受けると、主
記憶装置１４０内にセントされている診断コ゛ンンド（
Ｄｉａｇｎｏｓｔｉｃ　Ｍｏｄｅ　Ｓｅｔコマンド：Ｄ
ＭＳＣ）を発行して、入出力制御装ｊＰＪ　１２０に通
知する。この診断コマンドＤＭＳＣは、ＲＡＳ回路の診
断時に準独に発行する他、システムの正常動作確認試験
時に、そのテストプログラム中に組入れて発行すること
が出来る。後者の様にすると、システムの正常動作確認
試験と一緒にＲＡ　Ｓ回路の診断を行うことが出来る。

■　診断コマンドｒ１Ｍｓｃを受ＩＪ携った入出力制御
装置１２０番Ｊ１イネーブルビット（［”、Ｂ）及びハ
ードウェアエラーを発生させるタイミングＴＥを七ソ１
し、ハードエラー発生部１２３のエラー駆動信号発生回
路１２４に加える。

■　入出力制御装置＋２０は、診断コマンド１１Ｍ５Ｃ
に対する前述の処理力Ｉ％了すると、診断コマンドＤＭ
ＳＣの終了割込みであるチャネルエンド（ＣＨＥ）及び
デバイスエンド（１）ＶＩ？、）をチャネル１１０にｊ
ｍ知する。

■　チャネル１１０は、これらの通知を受けると、ＣＰ
Ｕ１５０に割込みをｊ７ってデバイスエンドを通知する
。

■　一方、入出力制御装置１２０のエラー駆動信号発生
回路１２４は、イネーブルビットＥＢがセットされると
、設定されたタイミングＴＥに従って一定時間Ｔ１後に
エラー駆動信号ＥＤＳを発生し、エラー発生回路１２５
に加える。タイミングＴ２の意味については、次の■で
説明する。

■　エラー発生回路１２５は、エラー駆動信号ＥＤＳを
受けると、ハードウェア部１２１内に所定のハードウェ
アエラーを発生させる。第２図には、ＥＸ−ＯＲ回路に
よりハードうエア部１２１内にあるレジスタＸからレジ
スタＹに転送されるデータ中のパリティビットを反転さ
せる場合が例示されている。

タイミングＴＥを設定することにより、ＣＰＵ　Ｉ　５
０にデバイスエンド（Ｄ　Ｖ　Ｅ）の割込みがあってか
ら（■）ハードウェアエラーが発生する（■）までの間
に、各種の命令の実行を挿入することが出来る。従って
、所望する任意の命令の実行中にハードウェアエラーを
発生させ１することが可能となるので、各種の動作状態におけるＲＡ
Ｓ回路の診断を行うことが出来る。タイミングＴＥは、
ハードウェアエラーが発生するまでの間に行われる命令
の数や長さに応じて、例えば、数ミリ秒から数秒の間に
ｉ！定される。

■　ＲＡＳ回路１２２は、ハードウェアエラーが発生す
ると、内部レジスタの値を内部メモリにロギングする等
、所定のＲＡＳシーケンスに従ってリカバリ処理を行う
。

■　一方、入出力制御装置１２０は、チャネル１１０に
対しハードウェアエラーが発生した旨を、１０エラーア
ラートシーケンス（Ｔｏ　　ＥｒｒｏｒＡｌｅｒｔシー
ケンス）で報告する。

［相］　チャネル１１０は、■０エラーアラートを受は
取ると、ＣＰＵ１５０に対しＩＣＧ（インタフェースコ
ントロールチェック：　ＴｎｔｅｒｆａｃｅＣｏｎｔｒ
ｏｌ　Ｃｈｅｃｋ　）割込みを行って、入出力制御装置
１２０にハードウェアエラーが発生したことを通知する
。

■　チャネル１１０は、ＣＰＵ１５０に対しＩＣＣ割込
みを行った後、入出力制御装置１２０に対しセレクテイ
プリセット（ｓｅｌｅｃｔｉｖｅ　Ｒｅ５ｅｔ　）を行
う。

■　人出力制御装置１２０は、セレクティプリセントを
受けると、ハードウェアエラーが発生した部をリセット
する。ＲＡＳ回路１２２が正常に動作したとき、即ちＲ
ＡＳシーケンスが正常に行われたときは、前記リセット
後入出力制御装置１２０は、エラー発生前の正常な状態
に戻り再度動作可能な状態となるのでＲＡＳ回路１２０
の正常性を診断することが出来る。

以上本発明の一実施例について説明したが、本発明の構
成は、この実施例の構成に限定されるものではない。例
えば、入出力制御装置１２０のハードうエア部１２１内
で発生されるハードウェアエラーは、第３図に示される
データ線に発生するエラーに限定されるものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、次の諸効果が得ら
れる。

（イ）ＲＡＳ回路診断用の特別の装置を必要とすること
なく、チャネルから発行される診断コマンドによりＲＡ
Ｓ回路の診断を行うことが出来る。

（ロ）診断コマンドをシステムの正常動作＆１１認試験
用のテストプログラム中に組み入れることにより、シス
テムの正常動作確認試験と一緒にＲＡＳ回路の診断を行
うことが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明図、第２図は本発明の一実
施例の構成の説明図、第３図は同実施例の診断動作シー
ケンスの説明図。第１図及び第２図において、１１０・・・チャネル、１２０・・・入出力制御装置、
１２１・・・ハードウェア部、１２２・・・ＲＡＳ回路
、１２３・・・ハードエラー発生部、１２４・・・エラ
ー駆　　゛動信号発生回路、１２５・・・エラー発生回
路、１３０・・・入出力装置、１４０・・・主記憶装置
（ＭＥＭ）、１５０・・・中央処理装置（ＣＰＵ）。特許出願人　　　富　士　通　株式会社本発明１■ 第１図

Claims

【特許請求の範囲】

（１）チャネル（１１０）配下に接続された入出力制御
装置（１２０）内に設けられ、入出力制御装置（１２０
）内のハードウェア部（１２１）にエラーが発生したと
きリカバリ処理を行って再度動作可能な状態に戻すＲＡ
Ｓ回路（１２２）の診断方式において、チャネル（１１０）が発行した診断コマンドによって入
出力制御装置（１２０）のハードウェア部（１２１）に
ハードウェアエラーを発生させるハードエラー発生部（
１２３）を設け、入出力制御装置（１２０）が再度動作
可能な状態に戻ることによりＲＡＳ回路（１２３）の正
常性を診断するＲＡＳ回路診断方式。
（２）ハードエラー発生部（１２３）は、チャネル（１
１０）が発行した診断コマンドから一定時間後に入出力
制御装置（１２０）のハードウェア部（１２１）内にハ
ードウェアエラーを発生させるものであることを特徴と
する特許請求の範囲第１項記載のＲＡＳ回路診断方式。