JPS58127255A - マイクロコンピユ−タのテスト回路 - Google Patents
マイクロコンピユ−タのテスト回路Info
- Publication number
- JPS58127255A JPS58127255A JP57009669A JP966982A JPS58127255A JP S58127255 A JPS58127255 A JP S58127255A JP 57009669 A JP57009669 A JP 57009669A JP 966982 A JP966982 A JP 966982A JP S58127255 A JPS58127255 A JP S58127255A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- test
- test mode
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はマイクロコンビ、−夕の試験を実施するマイク
ロコンビ、−夕のテスト回路に関する・ 発明の技術的背景 ｉイ／Ｗコンビ、−声のテスト方法としては、正しく動
作しているか否か七判別できるような命令系列を外部か
ら挿入し、その実行結果を外部から観察できるように出
力４−ト等に転送し、これｔ繰９返すことによってマイ
クロコンビ。
ロコンビ、−夕のテスト回路に関する・ 発明の技術的背景 ｉイ／Ｗコンビ、−声のテスト方法としては、正しく動
作しているか否か七判別できるような命令系列を外部か
ら挿入し、その実行結果を外部から観察できるように出
力４−ト等に転送し、これｔ繰９返すことによってマイ
クロコンビ。
−メの内部回路の動作が正しく行なわれているか否かｆ
？ ｇ ｙりすることが従来採用されている。マイク
ロコンビ、−夕のむのような動作モーＰｔ従来のテスト
モードと呼ぶと、この従来のテストモードの動作におい
て線、テスト用の命令系列を外部より挿入するため％
４１ Ｋ ｆログラムが読出し専用メモリ（以下ＲＯＭ
と称す）Ｋ内蔵されたワンチップマイクロコンビ、−夕
の場合には、内蔵メモリに格納された通常使用時の命令
系列を実行する（通常使用モード）か、あゐいは外部か
ら挿入されたテスト用の命令系列を実行する（テストモ
ーＰ）かを選択するモード選択手段を必要とする。この
手段として、ある端子に外部から印加する電圧によって
上記２種類のモードを切換える方法が採られてシ）、こ
の端子ｔテスト端子と呼ぶ、上記従来のテストモードと
通常使用モードとの切換えには、ヒのテスト端子に印加
する電圧の高レベルま九社低レベル【各々のモーＰＫ＠
？Ａてることによｐ一般の２値論理の入力回路で集塊で
きる・ζＯような従来のテストモーＰＯみ【有するマイ
クロコンビ、−夕においては、Ｊｌｌ！１図に示すよう
に情報ｒ−タ【蓄積するメモリＪ、ｒ−タを演算論理回
路（ムＬＵ） Ｊ、アキ、ムレ−・夕（ムｃｃ） ｓ管
中心として構成され、これらの間は内部Ｉ寸ス４を介し
てデータの中ｐ権）が行われる・を友、このｒ−夕の中
９取）の際の各ｒ−）Ｇｌ〜ａｍの開閉の制御は、制御
回路１からの制御信号ＳＭ、ＤＭ、ＤＸ、ＤＹ、８Ｚ、
ＤＡ、ＩＡ、ＤＯＫよ）行なわれる。
？ ｇ ｙりすることが従来採用されている。マイク
ロコンビ、−夕のむのような動作モーＰｔ従来のテスト
モードと呼ぶと、この従来のテストモードの動作におい
て線、テスト用の命令系列を外部より挿入するため％
４１ Ｋ ｆログラムが読出し専用メモリ（以下ＲＯＭ
と称す）Ｋ内蔵されたワンチップマイクロコンビ、−夕
の場合には、内蔵メモリに格納された通常使用時の命令
系列を実行する（通常使用モード）か、あゐいは外部か
ら挿入されたテスト用の命令系列を実行する（テストモ
ーＰ）かを選択するモード選択手段を必要とする。この
手段として、ある端子に外部から印加する電圧によって
上記２種類のモードを切換える方法が採られてシ）、こ
の端子ｔテスト端子と呼ぶ、上記従来のテストモードと
通常使用モードとの切換えには、ヒのテスト端子に印加
する電圧の高レベルま九社低レベル【各々のモーＰＫ＠
？Ａてることによｐ一般の２値論理の入力回路で集塊で
きる・ζＯような従来のテストモーＰＯみ【有するマイ
クロコンビ、−夕においては、Ｊｌｌ！１図に示すよう
に情報ｒ−タ【蓄積するメモリＪ、ｒ−タを演算論理回
路（ムＬＵ） Ｊ、アキ、ムレ−・夕（ムｃｃ） ｓ管
中心として構成され、これらの間は内部Ｉ寸ス４を介し
てデータの中ｐ権）が行われる・を友、このｒ−夕の中
９取）の際の各ｒ−）Ｇｌ〜ａｍの開閉の制御は、制御
回路１からの制御信号ＳＭ、ＤＭ、ＤＸ、ＤＹ、８Ｚ、
ＤＡ、ＩＡ、ＤＯＫよ）行なわれる。
また、演算論理回路１０両方の入力＠に一時的なラッチ
動作を行なうチッチ回路１．Ｆが設けられ、出力端子＃
に＊続される出力／−）り（これは外部システムへの信
号源となるラッチ回路である）が設けられている・ 上記回路において、マイクロコンビ、−声が通常の使用
状態で動作している時は、外部で観察できる情報として
は外部端子１の状態だけであｐｌこの情報はマイクロコ
ンビ、−夕が処理した情報、データ等を出力ポート９に
出力する命・骨管実行し九時にのみ更新される。この場
合、演算論理回路ｔにおいて行なわれた演算の結果、ア
キ、ムレータやメモリに書込まれるデータの値などは一
切外部には現われない。
動作を行なうチッチ回路１．Ｆが設けられ、出力端子＃
に＊続される出力／−）り（これは外部システムへの信
号源となるラッチ回路である）が設けられている・ 上記回路において、マイクロコンビ、−声が通常の使用
状態で動作している時は、外部で観察できる情報として
は外部端子１の状態だけであｐｌこの情報はマイクロコ
ンビ、−夕が処理した情報、データ等を出力ポート９に
出力する命・骨管実行し九時にのみ更新される。この場
合、演算論理回路ｔにおいて行なわれた演算の結果、ア
キ、ムレータやメモリに書込まれるデータの値などは一
切外部には現われない。
背景技術の問題点
上記テストモー１’において、外部より挿入する命令系
列と通常使用モード時の命令系列とではその目的も異な
９、通常使用時の正常な動作【保証するのに必要かつ十
分なテスト用命令系列【求める労力は膨大となる。を九
、通常使用モードで発生した誤）を検出するためのテス
ト用命令系列を全て用意しておくことも、通常使用モー
ド時の実行！ロダラ声級存し、多様であることから対応
は容易でない・ また、前述しｉ ＲＯＭ ｌ内蔵したワンチｙｆｗイク
ロコンピ、−夕の場合には、テストモードと通常使用モ
ードでは、例えば命令系列がＩＢＭから転送されるか、
外部端子から取込まれるかという動作上の相違があ勤、
テストモーＰにおいて正常に動作している場合でも１通
常使用モードに切換えると動作に誤ａｔ生ずる可能性が
ある０通常使用モード（Ｄ動作では、外部端子に出力さ
れている情報以外は観察することができず、どの命令１
九は−どのような順序の命令系列を実行したとき誤ｎｔ
−生じるのか、あるいは処理されるデータに依存して誤
〕が生じるのか勢の解析が難かしい。
列と通常使用モード時の命令系列とではその目的も異な
９、通常使用時の正常な動作【保証するのに必要かつ十
分なテスト用命令系列【求める労力は膨大となる。を九
、通常使用モードで発生した誤）を検出するためのテス
ト用命令系列を全て用意しておくことも、通常使用モー
ド時の実行！ロダラ声級存し、多様であることから対応
は容易でない・ また、前述しｉ ＲＯＭ ｌ内蔵したワンチｙｆｗイク
ロコンピ、−夕の場合には、テストモードと通常使用モ
ードでは、例えば命令系列がＩＢＭから転送されるか、
外部端子から取込まれるかという動作上の相違があ勤、
テストモーＰにおいて正常に動作している場合でも１通
常使用モードに切換えると動作に誤ａｔ生ずる可能性が
ある０通常使用モード（Ｄ動作では、外部端子に出力さ
れている情報以外は観察することができず、どの命令１
九は−どのような順序の命令系列を実行したとき誤ｎｔ
−生じるのか、あるいは処理されるデータに依存して誤
〕が生じるのか勢の解析が難かしい。
発明の目的
本発明は・上記の事情に鑑みてなされえもので、マイク
ロコンビ、−夕の試験における動作解析、故障診断醇の
試験効率【大輪に向上し得るマイクロコンビ、−夕のテ
スト回路を提供することを目的とする。
ロコンビ、−夕の試験における動作解析、故障診断醇の
試験効率【大輪に向上し得るマイクロコンビ、−夕のテ
スト回路を提供することを目的とする。
発明の概要
上記目的を達成するために本発明によれば、マイクロコ
／ピ、−！の内部をテストするテスト七〜ドとは別にマ
イクロコンビ、−タ【通常ＯＩｌ！用状態で動作させな
がら、従来の通常使用量−ドで社外部から監視できない
内部データバスの値等の情報ｔマイクロコンビ、−タの
外部端子に一定間隔で出力する新たなテストモード１設
けることによって、通常使用時における内部状ｍｔ外部
から観察可能としている。このような新友なテストモー
ド【追加することにより、マイクロコンビ、−夕の動作
解析の効率の向上が図れるととになる。
／ピ、−！の内部をテストするテスト七〜ドとは別にマ
イクロコンビ、−タ【通常ＯＩｌ！用状態で動作させな
がら、従来の通常使用量−ドで社外部から監視できない
内部データバスの値等の情報ｔマイクロコンビ、−タの
外部端子に一定間隔で出力する新たなテストモード１設
けることによって、通常使用時における内部状ｍｔ外部
から観察可能としている。このような新友なテストモー
ド【追加することにより、マイクロコンビ、−夕の動作
解析の効率の向上が図れるととになる。
発明の実施例
以下、図面を参照して本発明の一爽施？Ｉｌｔ評細に説
明する・ 第２図は本発明の一実施例に係る！イクロコンピ、−夕
のテスト回路會示している・前述し良熱１飄Ｏ回路の他
に、本発明では、通常の使用状態でマイクロコンビ、−
夕を動作させながらマイクロコンビ、−夕の内部状ＩＩ
Ｋ−外部で観察できるように一定の間隔で外部端子ａＫ
比出力せるＬ５な回路Ａｔ−設けている。この回路ムは
、通常の使用状態にお妙るテストモード（これ會新友な
テストモードと称す）を示す信号ＮＴと、演算論理回路
２の出力を内部ノ４ス４に転送する時のｆ−）Ｇｇの制
−信号Ｓｚとの論理積管とり、外部端子ａＫ比出力れる
情報を切換えるための信号を出力するアンド回路ＡＮＤ
Ｊと、このアンド回路ＡＮＤ１からの出力と内部情報た
とえば内部パス４のデータとの論理積ｔとるアンド回路
ムＮＤＪと、上記アンド回路ムＮＤ Ｊからの出力を反
転するインバータ！１ と、このインバータ１１の出力
と出力ポート９の出力との論理積をとるアン＃ｐ−路Ａ
ＮＤＪと、これらアンド回路ＡＮＤ １ 、 ＡＮＤ
ｌの両出力の論理和をとるオア回路ＯＲＪとｔ有してお
）、とのオア回路ＯＲＪの出力が外部端子１に接続され
る構成となっている。なお、その他の回路は前述の纂１
図と同様で同一番号を用いており、その説明は省略する
。
明する・ 第２図は本発明の一実施例に係る！イクロコンピ、−夕
のテスト回路會示している・前述し良熱１飄Ｏ回路の他
に、本発明では、通常の使用状態でマイクロコンビ、−
夕を動作させながらマイクロコンビ、−夕の内部状ＩＩ
Ｋ−外部で観察できるように一定の間隔で外部端子ａＫ
比出力せるＬ５な回路Ａｔ−設けている。この回路ムは
、通常の使用状態にお妙るテストモード（これ會新友な
テストモードと称す）を示す信号ＮＴと、演算論理回路
２の出力を内部ノ４ス４に転送する時のｆ−）Ｇｇの制
−信号Ｓｚとの論理積管とり、外部端子ａＫ比出力れる
情報を切換えるための信号を出力するアンド回路ＡＮＤ
Ｊと、このアンド回路ＡＮＤ１からの出力と内部情報た
とえば内部パス４のデータとの論理積ｔとるアンド回路
ムＮＤＪと、上記アンド回路ムＮＤ Ｊからの出力を反
転するインバータ！１ と、このインバータ１１の出力
と出力ポート９の出力との論理積をとるアン＃ｐ−路Ａ
ＮＤＪと、これらアンド回路ＡＮＤ １ 、 ＡＮＤ
ｌの両出力の論理和をとるオア回路ＯＲＪとｔ有してお
）、とのオア回路ＯＲＪの出力が外部端子１に接続され
る構成となっている。なお、その他の回路は前述の纂１
図と同様で同一番号を用いており、その説明は省略する
。
上記のような回路Ａｌ設ければ、従来の通常使用モード
及びテストモード時ＶＣＦｉ、新ｆＦ−なテストモード
信号ＮＴは＠０″レベルであるので、インノ譬−タｚ１
の出力Ｆｉ″″１″レベルとなる。
及びテストモード時ＶＣＦｉ、新ｆＦ−なテストモード
信号ＮＴは＠０″レベルであるので、インノ譬−タｚ１
の出力Ｆｉ″″１″レベルとなる。
従りて、上記通常使用モード、テストモードの時の情報
やデータは出力ポート９、アンド回路ムＮＤｓ 、オア
回路０ＲＪｉ順次介して外部端子＃に出力される。新た
なテストモーＰの場合には信号ＮＴが“１″レベルとな
るので、制御信号８ｚが＠１″のときにはアンド回路Ａ
ＮＤ Ｊの出力が１１″、インバータ１１の出力は１０
′とな如、出力／−）＃からの出力はアンド回路ムＮＤ
Ｊで禁止され、内部パス４からの情報がアンＰＩｇｌ＃
１ＩＡＮＤ２、オア回路０Ｒ１ｔ−験に介して外部端子
１に出力される。つまシ、新友なテストモードの場合に
は、外部端子＃に得られる情報は、制御信号８ｚの発生
毎に出力４−ト９の値から内部パス４の錬（すなわち演
算結果の１ｉ［）Ｋ切換わり、通常使用状態におけるマ
イクロコンビ、−夕の内部状態が外部で観察できること
Ｋなる。
やデータは出力ポート９、アンド回路ムＮＤｓ 、オア
回路０ＲＪｉ順次介して外部端子＃に出力される。新た
なテストモーＰの場合には信号ＮＴが“１″レベルとな
るので、制御信号８ｚが＠１″のときにはアンド回路Ａ
ＮＤ Ｊの出力が１１″、インバータ１１の出力は１０
′とな如、出力／−）＃からの出力はアンド回路ムＮＤ
Ｊで禁止され、内部パス４からの情報がアンＰＩｇｌ＃
１ＩＡＮＤ２、オア回路０Ｒ１ｔ−験に介して外部端子
１に出力される。つまシ、新友なテストモードの場合に
は、外部端子＃に得られる情報は、制御信号８ｚの発生
毎に出力４−ト９の値から内部パス４の錬（すなわち演
算結果の１ｉ［）Ｋ切換わり、通常使用状態におけるマ
イクロコンビ、−夕の内部状態が外部で観察できること
Ｋなる。
上述し良新たなテストモード信号ＮＴは、たとえば第３
図に示すように、テストモード時に使用するテスト端子
以外の外部端子１ｏＫ外部から印加される電圧にようて
決定される回路、すなわちこの場合、端子１ｏにシリー
ズに接続された２Ｒのインバータ１．．１．によりて得
ることができる。さらに、第４図に示すように、従来の
テスト端子と共通の外部端子１１’／ｆ用い、この端子
１１に並列に接続され、興なる両値電圧ＶＴＨＪ 、
ＶＴＨＪ （ｖＴＨＪ ） ＶＴＨＪ ’）’ｔそれぞ
れ有するインバータ（ｆ−）１１ｉ１） Ｉ４ ａ
Ｉｓと、これらのインバータＩ４．Ｉ＠ｇそれぞれ接続
されるインバータ■・ 、■マと、上記インバータ１．
、Ｉ・の出力の論理積を取るアンド回路ＡＮＤ ｄと【
有する３値しベル入力回路構成とし、インバータＩνか
らテスト信号Ｔｌ８Ｔ ′ｆｔ−１またアンド回路ＡＮ
Ｄ ４から信号ＮＴｆそれぞれ得るようＫしてもよい、
つｔｂ、閾値電圧の異なる２種類のｒ−）で外部端子（
テスト端子）１１に印加される外部印加電圧を受け、こ
の印加電圧の大きさに応じて従来のテストモードの時の
みアクティブとなる信号ＴｌＣ８丁と、新大なテストモ
ードの時のみアクティブとなる信号ＮＴ會作るようにし
てもよい、ここで、第４図の動作管下表に示す・ 表 上鮎のような回路Ａ音用いれば、マイクロコンビ、−夕
の通常の使用状−で動作させて動作解析あるいは故障診
断に必要な内部情報を定期的に外部端子１に出力するこ
とができ、これｔ観察チ８．りすれば試験効率が着しく
向上する。
図に示すように、テストモード時に使用するテスト端子
以外の外部端子１ｏＫ外部から印加される電圧にようて
決定される回路、すなわちこの場合、端子１ｏにシリー
ズに接続された２Ｒのインバータ１．．１．によりて得
ることができる。さらに、第４図に示すように、従来の
テスト端子と共通の外部端子１１’／ｆ用い、この端子
１１に並列に接続され、興なる両値電圧ＶＴＨＪ 、
ＶＴＨＪ （ｖＴＨＪ ） ＶＴＨＪ ’）’ｔそれぞ
れ有するインバータ（ｆ−）１１ｉ１） Ｉ４ ａ
Ｉｓと、これらのインバータＩ４．Ｉ＠ｇそれぞれ接続
されるインバータ■・ 、■マと、上記インバータ１．
、Ｉ・の出力の論理積を取るアンド回路ＡＮＤ ｄと【
有する３値しベル入力回路構成とし、インバータＩνか
らテスト信号Ｔｌ８Ｔ ′ｆｔ−１またアンド回路ＡＮ
Ｄ ４から信号ＮＴｆそれぞれ得るようＫしてもよい、
つｔｂ、閾値電圧の異なる２種類のｒ−）で外部端子（
テスト端子）１１に印加される外部印加電圧を受け、こ
の印加電圧の大きさに応じて従来のテストモードの時の
みアクティブとなる信号ＴｌＣ８丁と、新大なテストモ
ードの時のみアクティブとなる信号ＮＴ會作るようにし
てもよい、ここで、第４図の動作管下表に示す・ 表 上鮎のような回路Ａ音用いれば、マイクロコンビ、−夕
の通常の使用状−で動作させて動作解析あるいは故障診
断に必要な内部情報を定期的に外部端子１に出力するこ
とができ、これｔ観察チ８．りすれば試験効率が着しく
向上する。
なお、票２図の回路において、演算論理回路２の入力餉
に設けられたう、子回路ｉ、ｒＢ、回路２の出力＠にあ
っても夷いし、また仁のう、子回路６．ｒの代、ｔｌＫ
アキ、ムレ−タコ自体管用いるようにしてもよい。
に設けられたう、子回路ｉ、ｒＢ、回路２の出力＠にあ
っても夷いし、また仁のう、子回路６．ｒの代、ｔｌＫ
アキ、ムレ−タコ自体管用いるようにしてもよい。
さらに１上記回路ムも第２図に示される構成以外に種々
変形実施し得るもので、制御信号ＳＺ以外のタイミング
で所望の内部情報を出力することも可能である。
変形実施し得るもので、制御信号ＳＺ以外のタイミング
で所望の内部情報を出力することも可能である。
発明の効果
本発明に↓れば、マイクロコンビ、−夕の動作管通常使
用モード、テストモード以外Ｏ新友なテストモードでチ
ェツタできるように、通常の使用状態で動作させて動作
解析あるいは故障診断に必要な内部情報【定期的に外部
端子に出力する回路【＠けているので、マイクロコンピ
ュータの試験効率を着しく向上できるマイクロコンピュ
ータのテスト囲路を提供できる。
用モード、テストモード以外Ｏ新友なテストモードでチ
ェツタできるように、通常の使用状態で動作させて動作
解析あるいは故障診断に必要な内部情報【定期的に外部
端子に出力する回路【＠けているので、マイクロコンピ
ュータの試験効率を着しく向上できるマイクロコンピュ
ータのテスト囲路を提供できる。
第１図は従来のマイクロコンビ、−夕の一部【示す構成
説明図、第２図は本発明の実施例に係るマイクロコンビ
、−夕のテスト回路を示す構成説明図、第３図及び第４
図はそれぞれ第２図の新たなテストモード信号ＮＴｆ：
生成するための入力回路の構成図である。 １・・・メモリ、２・・・演算論理回路、１−・アキ。 ムレータ、４・・・内部パス、５・・・制御回路、６゜
１・・・ラッチ回路′、Ｊ、Ｊ６．ＪＪ・・・外部端子
、−・・・出力ポート、ム一・回路、０１〜Ｇ＃・・・
ｒ−ト、ムＮＤＪ〜ムＮＤ ４−・・アンド回路、■１
〜■１−・４ンパータ、ＯＲ１・・・オア回路。 出願人代理人 弁理士 鈴 江 武 彦第１１１ 第２Ｗ 第３１ｉ１ 手続補正書（方刻 昭和５７年６．方６ 日 特許庁長官 島 １）番 樹 殿 １、事件の表示 特−昭５７−９６６９号 ２、発明の名称 マイクロコンピュータのテスト回路 ３、補正をする者 事件との関係 ｑ許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 住所 東京都港区虎ノ門１丁目舘番５号 第１７森ビル
〒１０５ 電話０３ （５０２） ３１８１ （大
代表）昭和５７年５月２５日 ６、補正の対象 明細書 ７、補正の内容
説明図、第２図は本発明の実施例に係るマイクロコンビ
、−夕のテスト回路を示す構成説明図、第３図及び第４
図はそれぞれ第２図の新たなテストモード信号ＮＴｆ：
生成するための入力回路の構成図である。 １・・・メモリ、２・・・演算論理回路、１−・アキ。 ムレータ、４・・・内部パス、５・・・制御回路、６゜
１・・・ラッチ回路′、Ｊ、Ｊ６．ＪＪ・・・外部端子
、−・・・出力ポート、ム一・回路、０１〜Ｇ＃・・・
ｒ−ト、ムＮＤＪ〜ムＮＤ ４−・・アンド回路、■１
〜■１−・４ンパータ、ＯＲ１・・・オア回路。 出願人代理人 弁理士 鈴 江 武 彦第１１１ 第２Ｗ 第３１ｉ１ 手続補正書（方刻 昭和５７年６．方６ 日 特許庁長官 島 １）番 樹 殿 １、事件の表示 特−昭５７−９６６９号 ２、発明の名称 マイクロコンピュータのテスト回路 ３、補正をする者 事件との関係 ｑ許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 住所 東京都港区虎ノ門１丁目舘番５号 第１７森ビル
〒１０５ 電話０３ （５０２） ３１８１ （大
代表）昭和５７年５月２５日 ６、補正の対象 明細書 ７、補正の内容
Claims (4)
- （１） 通常の動作を行なう通常使用モードおよび内
部音試験すゐ九めのテストモードとを有するマイクロコ
ンビ、−タにおいて、外部システムへの信号源となる出
力−−トと、出力情報のチェツク七行なう九めの外部端
子と、前記通常使用モードとテストモードとの・切換え
に応じて所定の情報を上記外部端子に導出する丸めの回
路手段と【設け、通常使用モード時においては上記外部
端子に上記出力−−Ｆからの情報を出力し、テストモー
ド時においては上記外部端子に−ｔイクロコンピ、−夕
の内部情報を一定の時間間隔で出力させてマイクロコン
ビ、−タの試験の実施上可能とし九こと′ｔＩＦ＃黴と
する！イクロコンビ、−一のテスト回路。 - （２）上記テストモードは第１およびｌ１ｌｌＩ２テス
トモードを有し、纂ｌテストモー１’においてはマイク
ロコンビ、−タ外部よ）任意の命令系列を挿入して上記
外部端子に出力して動作確認するようにし、第２テスト
モードにおいては通常の使用状態と同一の命令系列を実
行しかつ内部情報を一定時間間隔で外部端子に出力させ
るようＫしたことを特徴とする特許請求の範Ｓ第１項記
載のマイクロコンビ、−夕のテスト回路。 - （３）１つの外部端子に印加される電圧に応じて上記通
常使用モード、ＩＩｌテストモード、厘２テストモード
の各動作！−Ｐｔ指定する１値しベル入力回路ｔさらに
具備すること１ｓ黴とする特許請求の範囲ＩＩ２項記載
のマイクロコンビ、−夕のテスト回路。 - （４） 上記３値しベル入力回路は、前記１つの外部
端子に韮列接続される一値電圧の異なる２種のｆ−）を
有することｔ特徴・とする特許請求の範囲Ｗｉ３項記載
の！イクロコンピ、−夕のテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009669A JPS58127255A (ja) | 1982-01-25 | 1982-01-25 | マイクロコンピユ−タのテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009669A JPS58127255A (ja) | 1982-01-25 | 1982-01-25 | マイクロコンピユ−タのテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127255A true JPS58127255A (ja) | 1983-07-29 |
Family
ID=11726612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009669A Pending JPS58127255A (ja) | 1982-01-25 | 1982-01-25 | マイクロコンピユ−タのテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127255A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155747A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | デ−タ転送制御回路を備えたデイジタル集積回路 |
| JPS6326739A (ja) * | 1986-07-18 | 1988-02-04 | Sanyo Electric Co Ltd | マイクロコンピュータのテストモード選択装置 |
| JPS63231637A (ja) * | 1987-03-20 | 1988-09-27 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JPH01130232A (ja) * | 1987-11-16 | 1989-05-23 | Nec Corp | マイクロコンピュータ |
| JPH01133151A (ja) * | 1987-11-18 | 1989-05-25 | Ricoh Co Ltd | プロセッサ集積回路装置 |
| US7341256B2 (en) | 2002-07-26 | 2008-03-11 | Nok Corporation | Seal ring |
-
1982
- 1982-01-25 JP JP57009669A patent/JPS58127255A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155747A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | デ−タ転送制御回路を備えたデイジタル集積回路 |
| JPS6326739A (ja) * | 1986-07-18 | 1988-02-04 | Sanyo Electric Co Ltd | マイクロコンピュータのテストモード選択装置 |
| JPH0473174B2 (ja) * | 1986-07-18 | 1992-11-20 | Sanyo Electric Co | |
| JPS63231637A (ja) * | 1987-03-20 | 1988-09-27 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JPH01130232A (ja) * | 1987-11-16 | 1989-05-23 | Nec Corp | マイクロコンピュータ |
| JPH01133151A (ja) * | 1987-11-18 | 1989-05-25 | Ricoh Co Ltd | プロセッサ集積回路装置 |
| US7341256B2 (en) | 2002-07-26 | 2008-03-11 | Nok Corporation | Seal ring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009515160A (ja) | 集積回路検査方法及び装置 | |
| JP4966974B2 (ja) | Ｉｃテスト方法及びその装置 | |
| JPS58207152A (ja) | パイプライン演算装置テスト方式 | |
| JPS58127255A (ja) | マイクロコンピユ−タのテスト回路 | |
| JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| US8042002B2 (en) | Method and apparatus for handling shared hardware and software debug resource events in a data processing system | |
| US7281162B2 (en) | Program-controlled unit | |
| JPS58196470A (ja) | スプリアス信号の自動的抑制を伴なう電気部品などのコンピユ−タによる回路内試験方法 | |
| CN114184936B (zh) | 芯片连焊自检测方法、系统、介质及芯片 | |
| JPS5868156A (ja) | 集積回路 | |
| JPS62119651A (ja) | Ｒａｓ回路診断方式 | |
| CN118483561A (zh) | 一种适用于边界扫描模拟测试卡的自检测构架及方法 | |
| JPS6123251A (ja) | 情報処理装置の診断方式 | |
| JPS63257054A (ja) | 故障診断方式 | |
| JPH04147075A (ja) | テスト容易化回路合成方法および合成回路 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS5999269A (ja) | 大規模集積回路テスト方式 | |
| JP2006052970A (ja) | Ｃｐｕ内蔵ｌｓｉおよびｃｐｕ内蔵ｌｓｉの実機試験方法 | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JP2004294167A (ja) | テスト機能を有する論理回路 | |
| JPH10104313A (ja) | 半導体集積回路 | |
| JPS6121535A (ja) | 診断・障害処理システム | |
| JPH0271178A (ja) | 試験系列発生回路 | |
| Ali et al. | On using IEEE 1500 standard for functional testing |