JPH01197675A - 論理回路の診断方法 - Google Patents

論理回路の診断方法

Info

Publication number
JPH01197675A
JPH01197675A JP63021924A JP2192488A JPH01197675A JP H01197675 A JPH01197675 A JP H01197675A JP 63021924 A JP63021924 A JP 63021924A JP 2192488 A JP2192488 A JP 2192488A JP H01197675 A JPH01197675 A JP H01197675A
Authority
JP
Japan
Prior art keywords
flip
flop
logic circuit
logic
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63021924A
Other languages
English (en)
Inventor
Yoshio Sato
義雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63021924A priority Critical patent/JPH01197675A/ja
Publication of JPH01197675A publication Critical patent/JPH01197675A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路装置の診断を行う診断方法に関し、
特に、フリップフロップを含むループ回路を有する論理
回路のテストを行う場合に好適な論理回路の診断方法に
関するものである。
【従来の技術〕
従来、フリップフロップセル群および組合せ論理回路で
構成される論理回路装置においては1回路の一部分にフ
リップフロップを含むループ回路が形成され、フリップ
フロップの出力信号が該フリップフロップの入力信号と
なると、該フリップフロップ自体の内容を破壊し、出力
信号が定まった値とならない場合がある0例えば、第6
図に示すように、D型のブリップフロップ70の否定出
力から出力信号72がアンドゲート71を介して、該ブ
リップフロップフロ自体に入力されて、ループ回路が構
成されている論理回路の構成では、フリップフロップ7
0の否定出力端からの出力信号72が論理値“1”とな
って、アンドゲート71の一方の入力端に加えられた場
合、クロック入力信号74(GK大入力が論理値it 
1 j#となったとき、アンドゲート71の他方の入力
信号73(D入力)として加えられる論理値をアンドゲ
ート71を介してフリップフロツブ70のD入力端から
取り込む、この場合、アンドゲート71の他方の入力信
号73(D入力)が論理値“1”となると、クロック入
力信号74(GK大入力に論理値“1”が加えられたと
き、フリップフロップ70のD入力端に入力されるアン
ドゲート71の出力の論理値“1”を取り込むため、フ
リップフロップ70の否定出力端からの出力信号72は
論理値“O″となるが、アンドゲート71の他方の入力
信号73(D入力)およびクロック入力信号74(CK
入力)の論理値“1”が継続していると、第7図に示す
ように、クロック入力信号74(CK入力)が論理値“
1”である間は、再′びフリップフロップ70の否定出
力端の論理値It OIFがアンドゲート71を介して
取り込まれることになり、入力信号が当該フリクプフロ
ップ71自体の内容を破壊し、出力信号が定まった値と
ならない。通常の論理動作では、不確定値の出力はrd
on’t carolとされたり、また、クロック入力
信号74(GK大入力のパルス幅は、短くされているの
で、回路動作上では問題となっていないが、論理回路の
診断を行う場合には、クロック入力信号74(GK大入
力のパルス幅が、フリップフロップ70の否定出力信号
がD入力端までの伝播する伝播遅延時間に比べて十分長
いため、第7図に示すように、否定側出力の値は未確定
となる。このた°め、このようなフリップフロップを含
むループ回路を有する論理回路においては、論理回路の
診断が行えないという問題がある。
すなわち、論理回路装置の論理回路の診断を行う際、フ
リップフロップの出力信号が該フリップフロップ自体の
入力信号となるループ回路を構成している場合には、フ
リップフロップの内容が変化して、出力信号が定まった
値とならず1回路構成の診断が行えないという問題があ
る。このように、出力信号が定まった値とならず、未確
定値となり、論理回路の診断を行うことができないとい
う問題に対する一つの解決策としては、例えば。
時開60−135776号公報に記載のように、定まっ
た値とならないフリップフロップの出力信号は不確定値
“X ljとして取り扱うこととし、論理回路の故障検
出(診断)を行うようにするものがある。この場合、論
理値が不確定値“X ″となっているフリップフロップ
の出力信号に係る部分の故障は検出されないという不具
合がある。
〔発明が解決しようとする課題〕
このように、フリップフロップを含むループ回路を有す
る論理回路の回路構成の診断を行う場合においては、例
えば、フリップフロップの出力信号の経路に不確定値“
X”を挿入して、論理回路のテストパターンを作成して
診断を行わなければならず、不確定値“X”の挿入によ
り回路構成の診断が不可となる回路部分が必ず生ずると
いう問題がある。このため、論理回装置におけるカウン
タ、シフタ等のステージ制御論理の回路部分では。
フリップフロップを含んだループ回路が多用されている
ので、論理回路装置において診断不可の箇所が多数発生
するという問題がある。
本発明は、上記問題点を解決するためになされたもので
ある。
本発明の目的は、フリップフロップを含んだループ回路
を有する論理装置の診断を行う場合においても、論理出
力信号を不確定菫11 X ##とすることなく、診断
を行えるようにして、故障検出不可能な箇所を発生させ
ない論理回路の診断方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
[111題を解決するための手段] 上記目的を達成するため、本発明においては、フリップ
フロップセル群および組合せ論理回路で構成される論理
回路部分を有する論理回路装置において、前記フリップ
フロップセルを個別にセット、リセットする診断用論理
手段を備え、フリップフロップセルの出力信号が組合せ
論理回路あるいは他のフリップフロップセルを介して当
該フリップフロップの入力信号となるようなループ回路
の診断は、前記診断用論理手段によりループ回路のフリ
ップフロップセルを個別にセット、リセットし、ループ
回路の出力信号値を所定値に確定して、ループ回路の診
断を行うことを特徴とする特〔作用〕 前記手段によれば、論理回路装置におけるフリップフロ
ップセルを個別にセット、リセットする診断用論理手段
が備えられる。そして、フリップフロップセルの出力信
号が組合せ論理回路あるいは他のフリップフロップ“セ
ルを介して当該フリップフロップの入力信号となるよう
なループ回路の診断は、前記診断用論理手段によりルー
プ回路のフリップフロップセルを個別にセット、リセッ
トし、ループ回路の出力信号値を所定値に確定して、ル
ープ回路の診断を行う。
すなわち、論理設計者が取扱い対象とする論理回路装置
の構成要素であるフリップフロップセル内に、診断用論
理手段を組込み、当該フリップフロップセルを個別にセ
ット、リセットできるようにする。これは、ハードウェ
ア的にはフリップフロップの初期値設定用に設けた入力
信号線を用いて構成するようにしてもよく、また、各フ
リップフロップセルに診断用専用回路として、個別に設
けるようにしても良い。二九により、フリップフロップ
を含むループ回路において、ループ回路内のフリップフ
ロップの出力信号は所定値に任意にセットできるので、
ループ回路に係る信号線を等価な仮想信号線に置換え、
ループ回路を構成しない診断のための等価な回路構成を
仮想して1診断のためのテストパターンを作成し、ルー
プ回路の診断を行う。
〔実施例〕
以下1本発明の一実施例を図面を用いて具体的に説明す
る。
第1a図および第1b図は1本発明の一実施例にかかる
テスト方法の原理を説明するための図である。第1a図
は、診断する対象となるフリップフロップを含むループ
回路の一例を示す論理回路の回路図である。また、第1
b図は、診断用に仮想した第1a図の論理回路図と等価
な論理回路図である。第1b図では、第1a図における
ループ回路に替えて、仮想バッファゲート、仮想入力信
号線、および仮想出力信号線を設けて、ループ回路を回
避した等価回路となっている。
第1a図において、1はフリップフロップ、2゜3はア
ンドゲート、4はフリップフロップ1の出力信号、5は
フリップフロップ1の入力信号である。第1a図の論理
回路では、フリップフロップ1の出力信号4がアンドゲ
ート2の入力信号となり、アンドゲート2の出力信号が
フリップフロップ1の入力信号5となって、ループ回路
を構成している。すなわち、フリップフロップ1の出力
信号4は、アンドゲート2を介して入力信号5となり、
ループ回路を構成している。このため、今、例えば、ブ
リップフロップ1の出力信号4の論理値が110”であ
り、アンドゲート2を介してアンドゲート3から論理値
″1”が入力されると、この論理値111 Itの入力
によりフリップフロップ1は状態を変化させ、出力信号
4の論理値がパ1”となる、これによりアンドゲート2
の出力は論理値が“07?となり、これが再びブリップ
フロップ1の状態を変化させるので、フリップフロップ
1の出力状態は定まらず、したがって、このような論理
回路の診断のためのテストパターンは作成できない、し
かし、本発明においては、第1a図に示すような論理回
路を診断するために、第1b図に示すような等価な論理
回路を仮想して設定し、テストパターンを作成して診断
を行う。
第1b図において、6はフリップフロップ、7゜8はア
ンドゲートである。これらのフリップフロップ6、アン
ドゲート7.8は、それぞれ第1a図のフリップフロッ
プ1、アンドゲート2,3に対応している@9は仮想バ
ッファゲート、10はフリップフロップ6の出力信号、
11はフリップフロップ6の入力信号である。12はフ
リップフロップ6のセット入力信号、13は仮想バッフ
ァゲート9への仮想入力信号である。第1b図では、論
理回路の診断を行うテストパターン作成のために、第1
a図の論理回路のループ回路(フリップフロップ、1の
出力信号4の経路)に替えて、仮想バッファゲート9を
設け、仮想バッファゲート9の出力信号をフリップフロ
ップ6のセット入力信号12として加えるようにする。
仮想バッファゲート9への仮想入力信号13は、フリッ
プフロップ6へのセット、リセットを制御して、ブリッ
プフロップ6の状態出力を確定して固定する。これによ
り、ループ回路を回避した回路構成となっているため、
この等価回路により論理回路の診断のためテストパター
ンを作成する論理は容易なものとなる。すなわち、この
第1a図の論理回路と等価な第1b図の論理回路では、
フリップフロップ6の初期値設定用の仮想入力信号13
からの信号を仮想バッファゲート9を介してセット入力
信号12として加え、更にフリップフロップ6の出力信
号10に代えてアンドゲート7の入力とする。このため
、フリップフロップ6の出力信号10の状態の内容を任
意にセットできるので、フリップフロップ1 (6)の
出力の論理状態が確定されたものとして扱うことができ
る。この結果、テストパターンの作成を容易に行うこと
ができ、論理回路の診断を行うことができる。
第2図は、本発明のテスト方法を一実施態様で実施する
ための論理回路装置における1つのフリップフロップセ
ルのハードウェア構成を示す論理回路図である。このフ
リップフロップセルには、論理回路のテストを行う場合
に用いるためのゲート群が内部に設けられている。第2
図において、20はブリップフロップセル、25〜29
はアンドゲート、30はバッファゲート、31は否定ゲ
ート、32゜33はオアゲート、34はマスク側フリッ
プフロップ、35は診断用に設けたスレーブ側フリップ
フロップ、36は出力用の制御ゲートである。また、4
9はD入力端子、50はセット入力端子、51はマスク
側フリップフロップのクロック入力端子、52はリセッ
ト入力端子、53は診断用の制御信号入力端子、54は
スキャンインデータ入力端子、55はスキャンインデー
タ入力制御端子、56はスレーブ側フリップフロップの
クロック入力端子、57はスキャンアウトデータ出力制
御端子である。58はフリップフロップセルの肯定出力
端子、59はフリップフロップセルの否定出力端子、6
0はスキャンアウトデータ出力端子である。このフリッ
プフロップセル20は、通常の論理動作を行うための回
路構成に加えて、論理回路の診断のためのゲート群25
〜33.36が設けられ1診断のための専用の入出力端
子53〜57゜60が設けられている。これらのゲート
群25〜33゜36を制御する信号を入力端子53〜5
7により加えることにより、フリップフロップセル20
は、論理回路の診断を行う場合に、個別にセット、リセ
ットを行うことができ、その内容の状態信号を個別に読
出せるようになっている。
第3図は1診断時における第2図のフリップフロップセ
ルの動作を示すタイミング図である。第3図を参照して
動作を説明する。まず、ステージAのシーケンスは、初
期値設定のスキャンイン動作を行うステージである。こ
のステージAにおいては、スキャンインデータ入力制御
端子55にスキャンイン制御信号SWIが入力され、5
4はスキャンインデータ入力端子54に印加されている
スキャンインデータSIDを取り込み、マスク側フリッ
プフロップ34にスキャンインデータ値の設定を行う0
次にステージBのシーケンスにおいて、スレーブ側フリ
ッププロップのクロック入力端子56にクロック信号C
2が加えられ、マスク側フリッププロップ34のデータ
値をスレーブ側フリップフロップ35へ移送する動作を
行う。このステージAおよびステージBの動作シーケン
スをスキャンインシーケンスと呼ぶ0次にステージCの
シーケンスに移行する。ステージCのシーケンスはクロ
ックアドバンスシーケンスと呼ばれるもので、ゲートを
開いてクロックを入力し、論理動作を1ステツプだけ進
行させるステージである。ここでは1診断のための専用
のクロック信号MCIを制御信号入力端子53から印加
して、D入力端子49からのD入力データ値をマスク側
フリップフロップへ設定する動作を行う6次のステージ
DおよびステージEのシーケンスはスキャンアウトシー
ケンスと呼ばれているものであり、ステージCのシーケ
ンスで取り込んだマスタ側フリップフロップ34のデー
タ値のスレーブ側フリップフロップ35への移送、およ
びスキャンアウトデータ出力端子60からスキャンアウ
トデータ値の取り出しを行うシーケンスである。すなわ
ち、ステージDのシーケンスにおいては、スレーブ側フ
リップフロップのクロック入力端子56にクロック信号
C2が加えられ、マスク側フリップフロップ34のデー
タ値をスレーブ側フリップフロップ35へ移送する動作
を行う、そして1次のステージEのシーケンスにおいて
、スキャンアウトデータ出力制御端子57にスキャンア
ウトデータ読出制御信号SRIが加えられ、スキャンア
ウトデータ出力端子60からスキャンアウトデータが出
力される。
第4図は、第2図に示したフリップフロップセル20を
用いた論理回路装置の診断を行うためのテストパターン
を作成する仮想的な論理回路図である。第4図において
、20はフリップフロップセル、41はアンドゲート、
42は仮想ゲートである。フリップフロップセル20に
は、第2図に示した診断のためのゲート群、入出力端子
群が備えられており。
これらのゲート群、入出力端子群を用いて、論理回路の
診断を行う場合に、フリップフロップのセット、リセッ
トを個別に行う、第4図の論理回路においては、フリッ
プフロップの肯定出力信号がループ回路(図示せず)か
らの信号入力の代わりに、仮想ゲート42の否定出力信
号を用いて、フリップフロップのセット、リセットが行
われるような論理回路として、診断のためのテストパタ
ーンを作成し、回路の診断を行うこととしている。
第5図は、第4図の論理回路の動作のシーケンスを示す
タイミング図である。第5図に示すように、第4図の論
理回路では、クロック信号GKの代わりに、診断動作の
ための専用のクロック信号MCIおよびスレーブ側のク
ロック信号C2を用いて、フリップフロップのセット、
リセットの制御を行う、これにより、フリップフロップ
の肯定側出力および否定側出力の値は、診断を行う際に
はそれぞれ論理値“0″および論理値“1”に確定させ
ることができる。このように、論理回路の診断を行う場
合に、フリップフロップを含むループ回路の論理値の状
態を確定させることができ。
論理回路のテストパターンを作成して、回路の診断を行
うことが可能となる。
以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように1本発明によれば、論理回路装置
におけるフリップフロップを含むループ回路を有する論
理回路の診断において、不確定値“X IIを導入する
ことなく、論理回路の診断を行うことができるので、論
理回路の診断を行うためのテストパターンを作成する場
合に、テストパターンデータの故障検出率向上を図ると
いう効果がある。
【図面の簡単な説明】 第1a図および第1b図は、本発明の一実施例にかかる
テスト方法の原理を説明するための図、第2図は、本発
明のテスト方法を一実施態様で実施するための論理回路
装置における1つのフリップフロップセルのハードウェ
ア構成を示す論理回路図、 第3図は1診断時における第2図のフリップフロップセ
ルの動作を示すタイミング図、第4図は、第2図に示し
たフリップフロップセル20を用いた論理回路装置の診
断を行うためのテストパターンを作成する仮想的な論理
回路図。 第5図は、第4図の論理回路の動作のシーケンスを示す
タイミング図、 第6図は、フリップフロップを含むループ回路を有する
論理回路の一例を示す図。 第7図は、第6図の論理回路の動作を説明するためのタ
イミング図である。 図中、1,6・・・フリップフロップ、2,3,7゜8
・・・アンドゲート、9・・・仮想バッファゲート、2
0・・・フリップフロップセル、25〜29・・・アン
ドゲート、30・・・バッファゲート、31・・・否定
ゲート、 32.33・・・オアゲート、34・・・マ
スク側フリップフロップ、35・・・スレーブ側フリッ
プフロップ、36・・・制御ゲート、41・・・アンド
ゲート、42・・・仮想ゲート、49・・・D入力端子
、50・・・セット入力端子、51・・・クロック入力
端子、52・・・リセット入力端子、53・・・制御信
号入力端子、54・・・スキャンインデータ入力端子、
55・・・スキャンインデータ入力制御端子、56・・
・クロック入力端子、57・・・スキャンアウトデータ
出力制御端子。 58・・・肯定出力端子、59・・・否定出力端子、6
0・・・スキャンアウトデータ出力端子。 第1a図 第1b図 =−−−−−−−−−−−−−−−一−−−−−−J城
2図 第3図 ト 第4図 第5図 算6図 第7図

Claims (1)

    【特許請求の範囲】
  1. 1、フリップフロップセル群および組合せ論理回路で構
    成される論理回路部分を有する論理回路装置において、
    前記フリップフロップセルを個別にセット、リセットす
    る診断用論理手段を備え、フリップフロップセルの出力
    信号が組合せ論理回路あるいは他のフリップフロップセ
    ルを介して当該フリップフロップの入力信号となるルー
    プ回路の診断を、前記診断用論理手段によりループ回路
    のフリップフロップセルを個別にセット、リセットし、
    ループ回路の出力信号値を所定値に確定して、論理回路
    の診断を行うことを特徴とする論理回路の診断方法。
JP63021924A 1988-02-03 1988-02-03 論理回路の診断方法 Pending JPH01197675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63021924A JPH01197675A (ja) 1988-02-03 1988-02-03 論理回路の診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63021924A JPH01197675A (ja) 1988-02-03 1988-02-03 論理回路の診断方法

Publications (1)

Publication Number Publication Date
JPH01197675A true JPH01197675A (ja) 1989-08-09

Family

ID=12068618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63021924A Pending JPH01197675A (ja) 1988-02-03 1988-02-03 論理回路の診断方法

Country Status (1)

Country Link
JP (1) JPH01197675A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6397362B1 (en) 1997-09-24 2002-05-28 Nec Corporation Fault diagnosis method and system for a sequential circuit
JP2008258775A (ja) * 2007-04-02 2008-10-23 Denso Corp 論理機能回路と自己診断回路とからなる統合回路の設計方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6397362B1 (en) 1997-09-24 2002-05-28 Nec Corporation Fault diagnosis method and system for a sequential circuit
JP2008258775A (ja) * 2007-04-02 2008-10-23 Denso Corp 論理機能回路と自己診断回路とからなる統合回路の設計方法

Similar Documents

Publication Publication Date Title
US3783254A (en) Level sensitive logic system
US4580137A (en) LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4698830A (en) Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit
JPS60124744A (ja) エラ−・テスト及び診断装置
JPS63182585A (ja) テスト容易化機能を備えた論理回路
JPS62220879A (ja) 半導体装置
JPH0572290A (ja) 半導体集積回路
US5365528A (en) Method for testing delay faults in non-scan sequential circuits
EP0470821A2 (en) Scannable register with delay test capability
JPH01197675A (ja) 論理回路の診断方法
JP2778443B2 (ja) スキャンパステスト回路の最適化方法
JP3695768B2 (ja) テスト回路の検証方法
JPS6089120A (ja) フリツプフロツプ回路
JPH0432349B2 (ja)
JPH0210178A (ja) 論理回路
JPS62226071A (ja) Rsフリツプフロツプ回路
JP2572971B2 (ja) フリップフロップ等価回路
JPS6327735B2 (ja)
JPS61117627A (ja) 論理回路の診断回路
JPS63134970A (ja) スキャンテスト回路生成装置
JP2002350509A (ja) 半導体装置
JPS5868156A (ja) 集積回路
JPS63308368A (ja) 半導体集積回路素子
JPS5833581B2 (ja) 診断に適した論理パッケ−ジ
JPH01210875A (ja) プリスケーラのテスト方法