JPS5833581B2 - 診断に適した論理パッケ−ジ - Google Patents

Description

【発明の詳細な説明】 この発明は、ディジタル装置を構成する論理パッケージ
（又はプラグイン、カードとも言われる）の内部論理構
造に関するもので、パッケージ診断における故障検出率
、診断効率の向上をねらいとした論理パッケージの内部
論理構造の改善に関するものである。

ディジタル装置を構成するパッケージの論理構造は、入
力エツジピン、出力エツジピン、フリップフロップ、組
み合せ回路、順序回路などから放る。

パッケージ診断においては、予め被診断パッケージに適
合したテストパターン群、正解値パターン群をパッケー
ジ診断システム（テストパターン、正解値パターンを求
めるためのソフトウェアシステム）によって求めておき
、テストパターンを被診断パッケージの入力エツジピン
に与え、出力エツジピンから取り出される出カバターン
と正解値パターンを比較することによって、被診断パッ
ケージ内の故障を検出していた。

従来、パッケージ内の論理構造が深く、又複雑になった
場合、特にループ回路を含む場合、故障検出率が著しく
低下し、又これを救おうとすれば、前記パッケージ診断
システムによるテストパターン、正解値パターンを求め
るために、多大な計算機時間と、多くの診断実行時間と
が必要になり非実用的なものとなる。

この発明の目的とするところは、ループ回路を含むパッ
ケージに対する従来の問題点を除去するものである。

すなわち被診断パッケージ内の状態を任意に設定または
観測可能な、スキャンインパス、スキャンアウトパスを
有したフリップフロップと被診断パッケージに内蔵され
た前記フリップフロップのスキャン動作を制御するため
のスキャン動作制御回路を利用し、前記ループ回路をフ
リップフロップ又はエツジピンからカット出来るパスを
有することによりパッケージの診断効率を向上させるた
めのパッケージ内部論理構造を提供することにある。

本発明の具体例における論理パッケージの特徴とすると
ころは、論理パッケージ内のフリップフロップと、これ
に任意の値をスキャンインするためのスキャンインパス
と、前記フリップフロップの値を観測するためのスキャ
ンアウトパスと、これらのスキャン動作を制御するため
のスキャン動作制御回路、前記フリップフロップを指定
するためのアドレスデコーダ回路、およびループ回路を
組み合せ回路にする様にカットするためのフリップフロ
ップからのループカットパスから成り、ループ回路を組
み合せ回路として診断することを可能とするものである
。

次に本発明の実施例につき図面を用いて詳細に説明する
。

第１図は本発明の一実施例であるループ回路７０を含む
パッケージ１の構成図である。

ゲート６１゜６２．６３，６４は、ゲート６５への入力
に位置し、ゲート６４の出力は、アンドゲート６１、ゲ
ート６５への入力である。

ここで前記ゲート６１゜６２．６３．６４はループパス
６６を介してループ回路を構成している。

ループカッ１パス６０はフリップフロップ（以下ＦＦと
略記する）２からアンドゲート６１への入力パスである
。

ＦＦ２のセット入力にはアンドゲート３があり、これに
はアドレス線６、スキャンイン信号線４、スキャンイン
データ線５が入力されている。

リセット入力にはアンドゲート７があり、これにはアド
レス線６とリセット信号線８が入力されている。

アンドゲート９にはＦＦ２の出力とアドレス線６が接続
され、アンドゲート９の出力は、スキャンアウトパス１
０を介して、アンドゲート１２に入力される。

アンドゲート１２には別にスキャンアウト信号線１１が
接続され、アンドゲート１２の出力はスキャンアウトエ
ツジピン５０に接続される。

アドレス線６はアドレスデコーダ回路２０の出力であり
、アドレスデコーダ回路２０へは、スキャンアドレスエ
ツジピン３０よりアドレス情報が送られる。

スキャンイン信号線４、スキャンインデータ線５、リセ
ット信号線８、スキャンアウト信号線１１はスキャン制
御用エツジピンに接続されている。

次に第１図によりループ回路をカットする場合の動作に
ついて説明する。

従来、閉ループ回路については、その初期値が定まらな
いために診断不可能として扱っていたが、図の様なルー
プカットパス６０を設けることによって診断可能となる
。

すなわち、ＦＦ２の出力値を論理値０（ＦＦ２をリセッ
ト状態にする）に固定すれば、アンドゲート６１は一意
的に０に落ちつき、ゲート６２，６３，６４は診断の対
象とすることが出来る。

ここで、アンドゲート６１がオアゲートになった場合は
、ＦＦ２の出力値を論理値１（ＦＦ２をセット状態にす
る）に固定すればよい。

又、ＦＦ２とアンドゲート６１を接続するループカット
パス６０には、アンドゲート６１の出力値を一意的に定
められるならば、ゲート論理が存在しても構わない。

前記のアドレスデコーダ回路２０は、１個であるが、例
えばワードアドレス、バイトアドレス、ビットアドレス
に分割して持ってもよい。

又、ＦＦのスキャンインリセットを１個ずつ行なう様に
しているが、例えば、ワードアドレス、バイトアドレス
で一括してリセットする様にもできる。

これは、ワードアドレス又はバイトアドレスのデコード
結果を第１図のアンドゲート７への入力であるアドレス
線６の代わりに用いればよい。

以上述べた如き構成であるから、本発明にあたっては、
次の如き効果を得ることが出来る。

１、パッケージ内のどのフリップフロップにも任意の値
を設定でき、かつ観測できることを利用し、ループ回路
をカットすることができるのでパッケージの診断効果率
が向上する。

２、診断データの作成時、フリップフロップを入力エツ
ジピン、出力エツジピンと同様の扱いができるので、ル
ープ回路を含むパッケージのテストパターンが生成しや
すくなり、診断データ作成のための計算機処略時間が少
なくてすむ。

【図面の簡単な説明】

第１図、本発明の実施例であるパッケージの構成図であ
る。 符号の発明、１・・・・・・パッケージ、２・・・・・
・フリップフロップ、４・・・・・・スキャンイン信号
線、５・・・・・・スキャンインデータ線、６・・・・
・・アドレス線、８・・・・・・リセット信号線、１０
・・・・・・スキャンアウトデータバス、１１・・・・
・・スキャンアウト信号線、２０・・・・・・アドレス
デコーダ回路、３０・・・・・・スキャンアドレスエツ
ジピン、４０・・・・・・スキャン制御用エツジピン、
５０・・・・・・スキャンアウトエツジピン、６゜・・
・・・・ループカットパス、 ６６・・・・・・ループパス。

Claims (1)

【特許請求の範囲】
1. １ 少なくともループ回路を含む論理回路を内蔵したパ
   ッケージにおいて、前記ループ回路に対応して設けられ
   たフリップフロップと、前記フリップフロップを指定す
   るスキャンアドレスを与える第１のエツジピンと、スキ
   ャンインデータを含む信号を与える第２のエツジピンと
   、前記スキャンアドレスで指定されたフリップフロップ
   に前記第２のエツジピンからデータを与えるための手段
   と、前記フリップフロップの出力によって前記ループ回
   路を組み合せ回路にするようにループ回路をカットする
   ための手段とから成る論理パッケージ。