JPS60239836A - 論理回路の故障診断方式 - Google Patents

論理回路の故障診断方式

Info

Publication number
JPS60239836A
JPS60239836A JP59096960A JP9696084A JPS60239836A JP S60239836 A JPS60239836 A JP S60239836A JP 59096960 A JP59096960 A JP 59096960A JP 9696084 A JP9696084 A JP 9696084A JP S60239836 A JPS60239836 A JP S60239836A
Authority
JP
Japan
Prior art keywords
groups
scan
scan chain
group
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59096960A
Other languages
English (en)
Inventor
Shohei Ikehara
池原 昌平
Shuji Ito
修二 伊藤
Tsutomu Hirasawa
平沢 務
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59096960A priority Critical patent/JPS60239836A/ja
Publication of JPS60239836A publication Critical patent/JPS60239836A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は論理回路の7リツプフロツグ回路におけるデー
タをシフト手段により移動して入出力する故障診断方式
の改良に関する。
(b) 技術の背景 近年半導体技術特に集積化技術の進歩に伴い論理回路に
おける大規模集積回路素子(LSI)が低コストで提供
されるようになりデータ処理を始めとする広い分野で利
用されるようになった。これ等のLSIを構成する論理
回路はナンドまたは/およびノアのような組合せ回路素
子と更にこれ等を複数個組合せて得られるレジスタ、ラ
ッチ。
フリッ7゛フロッグ回路(FF)のようなIll序回路
の多数を回路設計に基いて相互接続し構成される。
これ等のLSIおよびLSIを多数使用した中間実装単
位例えば印刷配線板更には上位装置例えば中央処理装置
1(CPU)における診断および故障位置指摘を容易に
するため、これ等の論理回路を構成するFFの保持する
データを読出す(スキャンアウト)と共に、任意のFF
に任意のデータを書込む(スキャンイン)機能が導入さ
れている。
こ\では論理回路における複数OFFおよび共通のシフ
トクロックで作動する任意段数のシフトレジスタを直列
環状に接続して得られるスキャンチェーンにシフトクロ
ックを印加し、該シフトレジスタを介してデータを入出
力する故障診断方式の改良に関する。
(e) 従来技術と問題点 第1図に従来における論理回路の故障診断方式によるブ
ロック図を示す。
図において1は論理回路、2はサービスプロセッサ、1
0は制御l11部、11はフリラグフロップ回路(FF
)、lla、1lb−11mはそれぞれ任意数のFFI
Iを肩する79717071回1群(FF群)、12は
シフトレジスタ、13rdクロック発生器および14は
データ入出力制御回路である0制御部10は5VP2の
下地の構成各部を制御してスキャンイン/アウトを実行
する。
FFIIは論理回路1において通常のデータ処理モード
動作においては図示省略したが他の順序回路と共に入力
データを処理する。スキャンイン/アウトモード動作に
おいては第1図に示すようにそれぞれすべてのFFII
はシフトレジスタ12と直列環状に接続されてスキャン
チェーンを形成する。第1図の例ではシフトレジスタ1
2の構成段数を4段としたが勿論任意段でよい。シフト
方式によるスキャンイン/アウト制御は5UP2の下制
句部10はデータ入出力制御回路14を介し入力するス
キャンインデータをシフトレジスタ12に設定した後ク
ロック発生器13をしてシフトクロックを送出せしめデ
ータをFFIIにセットする。例えば4個のシフトクロ
ックを送出すればシフトレジスタ12のF F oにお
けるデータはFF群11aの先頭FFIIに設定され以
下順にFF、〜8のデータが以下配列順のFFIIに設
定される0デ一タ処理モード動作等においてFFIIに
得られたデータを同様に制御部10は所定ステップのシ
フトクロックをスキャンチェーンに印加せしめてシフト
レジスタ12にシフトしデータ入出力制御回路14を介
してスキャンアウトを実行する。従ってシフトレジスタ
12に設定されたスキャンインデータはスキャンチェー
ンを構成するFFIIの総数n細土シフトレジスタの段
数こ\でd、4段に対応するn +4ステツプのシフト
動作によって1巡し、スキャンチェーンを構成するFF
IIおよびシフトレジスタ12において反転を伴う誤動
作がなければデータ入出力制御回路14より印加したス
キャンインデータと共通する内容がデータ人出力制御回
路14よりスキャンアウトデータに得られその内容は一
致する0従って5VP2はスキャンインデータに対応す
る期待値によるスキャンアウトデータとの照合により論
理回路の正常動作を診断することが可能である。
以上のように従来のシフト手段による論理回路の診断方
式ではスキャンチェーンを構成するFF11の何れか1
個が故障した時は該故障FFIIにおいてデータが破壊
されるか、シフト機能が損われるため故障FFII以降
が正常でもスキャンイン/アウト動作モードを正常に実
行出来なくなりその故障FF位置の指摘も困難な欠点を
有していた。
(d) 発明の目的 本発明の目的は上記の欠点を除去するためスキャンチェ
ーンを構成するFFlln個を複数m個のFF群に分割
し各FF群毎に該FF群のFFJIを通過することなく
該群の入力端から出力端へ直通の迂回伝送路手段゛を設
け、必要によって故障FF11の所属するFF群につい
ては該迂回伝送路を選択せしめ正常スキャンチェーンの
通路から除去して故障FFIIの位置を法定すると共に
故KFF11による誤動作の影響を受けることなく残り
のFF群によって正常のスキャンイン/アウト動作が実
現出来る論理回路の故障診断方式を提供しようとするも
のである。
(e) 発明の構成 この目的は、論理回路における複数のフIJ 、プ70
ツブおよび任意段数のシフトレジスタを直列環状に接続
してスキャンチェーンを構成しスキャンチェーンにシフ
トクロックを印加してスキャンチェーンへのデータ入出
力を制御するスキャンイン/アウト制御システムにおい
て、該スキャンイン/アウト制血1システムは、シフト
レジスタヲ介しスキャンチェーンにデータを入出力制御
する手段ならびにシフトクロックを送出するクロック発
生手段を備えると共に、論理回路における直列接続フリ
ップフロップn個は任意段数よりなる複数のフリップフ
ロッグ群m個より分割構成し該m個のフリップフロップ
群はその出力端にスキャンチェーンの一部となる群内7
リツプフロツグによる直列路と該直列路を迂回する伝送
路の何れかを選択する切換手段および該切換手段に切換
信号を送出する選択手段を具備し、fb’!61部はデ
ータ入出力制御手段ならびにクロック発生手段を作動せ
しめてスキャンイン/アウト動作における入出力データ
を照合すると共に、論理回路における該m群の単数また
は複数に故障が発生したどきは選択手段を介し故障発生
の7リツプフロツグ群を選択し該フリップフロップ群に
おける切換手段に迂回伝送路を選択せしめ該群をスキャ
ンチェーンより削除しつ\スキャンイン/アウト制御す
ることを特徴とする論理回路の故障診断方式を提供する
ととによって達成することか出来る。
(f) 発明の実施例 以下図面を参照しつ\本発明の一実施例について説明す
る。
第2図は本発明の一実施例における論理回路の故障診断
方式によるブロック図を示す。図において1aは論理回
路、10aは制御部、11は7リツプフロツグ回路、1
laa、bb−mmは7リツプフロツグ回路(FF>群
、12はシフトレジスタ、13けクロック発生器、14
はデータ入出力制御回路および15は切換レジスタ、A
NDI 、AND2はアンド回路、ORはオア回路およ
びINVはインバータ回路である。図の構成部材を示す
符号で従来と共通の符号を有する構成部材は従来の構成
部材と共通の機能と特性を有する。制御部10aは従来
の機能に加え、切換レジスタ15にFF群11aa+b
b−mmの内から任意の単数または複数FF群を選択す
る切替データを設定して、選択したFF群をスキャンチ
ェーンよ抄除去してスキャンチェーンを構成する制御機
能を有している。またFF群11aa、bb=mmは従
来のFF群11a、b−mmの構成と比較して各FF群
11aa、bb−mmにおいて先頭FFIIから末尾F
FIIへ直列に接続され先頭FF11の入力から末尾F
FIIの出力へとシフトクロックに従ってシフト動作を
実行しつ\データを転送する正常の伝送路と先頭FFI
Iの入力を直接末尾11の出力としてその侭出力する迂
回による伝送路の何れかを選択するAND 1 、 A
ND 2゜ORおよびINVからなる切替手段を有して
おりこ\では選択手段である切換レジスタ15からの1
”信号入力によってFFII直列路を、″′1″信号入
力によって迂回伝送路を選択するように動作する。従っ
て例えば制御部10が切換レジスタ15にオール0を設
定するときはFF群11aa、bb〜mmのすべてがス
キャンチェーンに組込まれるが100・・・・・・・・
・0を選択信号として設定するとFF群11aでは迂回
伝送路を他のFF11bb−mmではFFIIによる直
列伝送路を経由してスキャンチェーンが構成される。本
実施例では以上のように構成されているので、スキャン
チェーンを構成するFFIIの何れかに故障が発生した
ときは、故障FFの所属するFF群に選択信号を設定し
て残りのFF群によるスキャンチェーンによりスキャン
イン/アウトを実行して故障FFの所在を限定出来る他
、他のデータ内容によるスキャンイン/アウト動作を引
続き残りのFF群によるスキャンチェーンに適用して試
験を続行することが出来る論理回路の故障診断方式を提
供する仁とが出来る。
尚上記の適用はLSI、印刷配線板あるいは装置レベル
の何れにもおいても実現することが出来る0 (g) 発明の詳細 な説明したように本発明によればスキャンチェーンを構
成するFFを複数群に分割し、該FF群を任意にスキャ
ンチェーンへの組込みまたは除去を容易に制御出来るの
で論理回路における故障FFの位置を限定して故障FF
の指摘が容易となる上、該故障FFを含むFF群を除去
して縮小スキャンチェーンを構成しスキャンイン/アウ
ト動作が引続き実行出来るので有用である。
【図面の簡単な説明】
第1図は従来における論理回路の故障診断方式によるブ
ロック図および第2図は本発明の一実施例における論理
回路の故障診断方式によるブロック図である。図におい
て1,1aは論理回路、2はサービスプロセッサ(sv
p)、10.10aは制御部、11はフリップフロップ
回路(FF)、lla。 1)−yyl、1laa、bb−mmはフリップフロッ
プ回路(FF)群、12はシフトレジスタ、13はクロ
ック発生器、14はデータ入出力制御回路および15は
切替レジスタである。

Claims (1)

    【特許請求の範囲】
  1. 論理回路における複数の7リツプフロツグおよび任意段
    数のシフトレジスタを直列環状に接続してスキャンチェ
    ーンを構成し、スキャンチェーンにシフトクロックを印
    加してスキャンチェーンへのデータ入出力を制御するス
    キャンイン/アウト制御システムにおいて、該スキャン
    イン/アウト制御システムは、シフトレジスタを介しス
    キャンチェーンにデータを入出力制御する手段ならびに
    シフトクロックを送出するクロック発生手段を備えると
    共に、論理回路における直列接続フリップ70ツブn個
    は任意段数よりなる複数のフリップフロップ群m個より
    分割構成し該m個の7リツプフロツグ群はその出力端に
    スキャンチェーンの一部となる群内フリップフロッグに
    よる直列路と該直列路を迂回する伝送路の何れかを選択
    する切換手段を具備し、さらに該切換手段に切換信号を
    送出する選択手段を具備し、制御部はデータ入出力制御
    手段ならびにクロック発生手段を作動せしめてスキャン
    イン/アウト動作における入出力データを照合すると共
    に、論理回路における該m群の単数または複数に故障が
    発生したときは選択手段を介し故障発生の7リツプフロ
    ツグ群を選択し該フリツプフロツプ群における切換手段
    に迂回伝送路を選択せしめ該群をスキャンチェーンより
    削除しつ\スキャンイン/アウト制御することを特徴と
    する論理回路の故障診断方式。
JP59096960A 1984-05-15 1984-05-15 論理回路の故障診断方式 Pending JPS60239836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59096960A JPS60239836A (ja) 1984-05-15 1984-05-15 論理回路の故障診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59096960A JPS60239836A (ja) 1984-05-15 1984-05-15 論理回路の故障診断方式

Publications (1)

Publication Number Publication Date
JPS60239836A true JPS60239836A (ja) 1985-11-28

Family

ID=14178819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59096960A Pending JPS60239836A (ja) 1984-05-15 1984-05-15 論理回路の故障診断方式

Country Status (1)

Country Link
JP (1) JPS60239836A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218963A (ja) * 1985-03-26 1986-09-29 Toshiba Corp 論理回路
JPS62102172A (ja) * 1985-10-29 1987-05-12 Nec Corp 論理装置
JPS62204172A (ja) * 1986-03-04 1987-09-08 Fujitsu Ltd スキヤンル−トの多重化診断方式
JPS63738A (ja) * 1986-06-20 1988-01-05 Fujitsu Ltd 情報処理装置
JPS63280341A (ja) * 1987-05-13 1988-11-17 Nec Corp シフトパス故障診断装置
JPS63308583A (ja) * 1987-03-06 1988-12-15 テキサス インスツルメンツ インコーポレイテツド 境界走査試験装置
JPH02156177A (ja) * 1988-12-08 1990-06-15 Nec Corp 半導体集積回路装置
JPH03152487A (ja) * 1989-11-09 1991-06-28 Nec Corp 半導体集積回路装置
JP2015111139A (ja) * 2008-01-30 2015-06-18 アルカテル−ルーセント ユーエスエー インコーポレーテッド システムオンチップのスキャンパスの部分を分離するための装置及び方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218963A (ja) * 1985-03-26 1986-09-29 Toshiba Corp 論理回路
JPS62102172A (ja) * 1985-10-29 1987-05-12 Nec Corp 論理装置
JPS62204172A (ja) * 1986-03-04 1987-09-08 Fujitsu Ltd スキヤンル−トの多重化診断方式
JPS63738A (ja) * 1986-06-20 1988-01-05 Fujitsu Ltd 情報処理装置
JPS63308583A (ja) * 1987-03-06 1988-12-15 テキサス インスツルメンツ インコーポレイテツド 境界走査試験装置
JPS63280341A (ja) * 1987-05-13 1988-11-17 Nec Corp シフトパス故障診断装置
JPH02156177A (ja) * 1988-12-08 1990-06-15 Nec Corp 半導体集積回路装置
JPH03152487A (ja) * 1989-11-09 1991-06-28 Nec Corp 半導体集積回路装置
JP2015111139A (ja) * 2008-01-30 2015-06-18 アルカテル−ルーセント ユーエスエー インコーポレーテッド システムオンチップのスキャンパスの部分を分離するための装置及び方法

Similar Documents

Publication Publication Date Title
US4860290A (en) Logic circuit having individually testable logic modules
US3783254A (en) Level sensitive logic system
US4621363A (en) Testing and diagnostic device for digital computers
EP0111053B1 (en) On-chip monitor
US5173904A (en) Logic circuits systems, and methods having individually testable logic modules
EP0023972B1 (en) A system of functional units for performing logic functions
US7945834B2 (en) IC testing methods and apparatus
US5404359A (en) Fail safe, fault tolerant circuit for manufacturing test logic on application specific integrated circuits
JPH0411047B2 (ja)
EP0568239B1 (en) Built-in self-test network
JPH0548494B2 (ja)
JPS63243890A (ja) 半導体集積回路装置
JPS60239836A (ja) 論理回路の故障診断方式
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
JP4610919B2 (ja) 半導体集積回路装置
US20050289421A1 (en) Semiconductor chip
JPH0432349B2 (ja)
JPS60245053A (ja) 論理回路の診断方式
JPH112664A (ja) バウンダリスキャンレジスタ
JPS60239835A (ja) 論理回路の故障診断方式
JP3107061B2 (ja) テスト回路
JPH0389178A (ja) 半導体集積回路
JPS62211573A (ja) 故障診断回路をもつ大規模集積回路
JPH01237474A (ja) 半導体集積回路装置のスキャンテスト回路
JPH03252570A (ja) 半導体集積回路診断方式および半導体集積回路