JPS63738A

JPS63738A - 情報処理装置

Info

Publication number: JPS63738A
Application number: JP61145856A
Authority: JP
Inventors: Kenichi Abo; 阿保　憲一; Takeshi Murata; 雄志村田; Takahito Noda; 野田　敬人; Yuji Kamisaka; 神阪　裕士; Masayoshi Takei; 武居　正善
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-06-20
Filing date: 1986-06-20
Publication date: 1988-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕フリップフロップ回路を内蔵する複数のモジュールたと
えば高密度集積回路によって構成された情報処理装置に
おいて、いくつかのモジュールに内蔵しているフリップ
フロップ回路を１種々の径路によって直列に接続して試
験信号を流せるように構成することにより、不良モジュ
ールを特定できるようにしたもの。

〔産業上の利用分野〕

本発明はフリップフロップ回路を内蔵する複数のモジュ
ールによって構成された情報処理装置に関するものであ
る。

コンピュータをはじめ多くの電子装置は、−般に、多数
の高密夏祭積回路（モジュール）によって構成されてお
り、これらの築積回路にはフリップフロップ回路を内蔵
したものが多い−また築積回路の故障にはフリツブフロ
ップに起因するものが比較的多い。

この際、情報処理装置の故障探求の一環として。

故躍フリフプフロップを内蔵したモジュールを容易に発
見できることが望ましい。

〔従来の技術〕

第３図は従来例の構成図であり、１−１〜１−ｎは。

尊れぞれ、いくつかのフリップフロップ回路を内蔵した
モジュールを表す。

各モジュールＬｌ〜１−ｎには１通常のデータの入力端
子りとは別の試験信号用の入力端子Ｔ、および１通常の
処理の際に用いるクロックの入力端子ＣＬＫとは別に、
試験信号を次のモジュールにシフトさせるためのシフト
クロックの入力端子ＣＩＪ　ｔを設けている。

なお、Ｑおび−Ｑは各モジュール１−１〜１−ｎに内蔵
している最終段のフリップフロップ回路の出力を表して
いる。

また、すべてのモジュール１−１〜１ｎは、先頭のモジ
ュール１−１に与えられた試験信号が、シフトクロック
によってモジュールｌ−１を通り、以下のモジュール１
−２〜１−ｎに順次シフトして供給されるように、直列
に接続されている。

すなわち、先頭のモジュール１−１に試験信号を入力し
、これが各モジュール１−１．〜１−ｎを通り末尾のモ
ジュール１−ｎの出力端に現れるか否かを調べることが
できるように構成したものである。

〔発明が解決しようとする問題点〕

上記構成の従来例では、複数のモジュール中に故障した
ものがあるか否かの判定はできるが、故障しているモジ
ュールを特定することが困難であるという欠点がある。

そこで本発明の目的は、複数のモジュール中の故障した
ものを特定することができる情報処理装置を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明の情報処理装置は、第１図の原理図に示すように
、フリツブフロップを内蔵する複数のモジュールｌ−１
〜１−ｎと。

与えられたデータに応じて前記複数のモジ、ｌＳ−ル１
−１〜１−ｎの中から選ばれるいくつかを直列に接続す
る接続回路２とを構成要素として備えたものである。

〔作用〕

たとえば、最初は全部のモジュールを直列に接続して試
験信号を流し、異常が検出されなければ全モジュールを
良品と見なす。

異常が検出された場合には、最初のモジュール１−１に
のみ試験信号を流してそのモジュールの良否を開べ、異
常が無ければ最初のモジュール１−１と２番目のモジュ
ール１−２とを直列接続にして試験信号を流し、以下同
様にして、直列接続するモジュールを１モジユールずつ
増しながら試験を繰り返すことによって、故障モジュー
ルを特定するものである。

〔実施例〕

第２図に実施例の構成図を示す。

接続回路２は、与えられた切換え情報をセットしておく
第一のレジスタ５．レジスタ５にセントされた切換え情
報をデコードし切換え情報に応じて異なる組合せの複数
の切替え信号を送出する切替え信号発生手段としてのデ
コーダ３．および。

デコーダ３から与えられる各切替え信号によって・接続
先を選択する複数の選択回路４１〜４ｍによって構成さ
れている。また６は、試験信号をセントしておく第二の
レジスタである。

以上のような構成によって、たとえば次のような手順に
よって不良モジュールを特定することができる。

ｉ）すべての選回路４１〜４ｍを■側に切り替えること
によって、すべてのモジュール１−１〜１ｎおよび第二
のレジスタ６を直列に接続し、第二のレジスタ６の内容
を読み、第二のレジスタ６の入力端側からシフトインし
てくる試験信号を調べることによって不良モジュールの
有無を調べる。異常が発見されなければ全モジュールは
良品と見なして試験を終了する。

ｉｉ）不良モジュールが含まれていることが判明したら
、第一の選択回路４１を■αりに、また第二の選択回路
４２を■側に切り替え、第二のレジスタ６の内容を読み
、第二のレジスタ６の出力端側からシフトインしてくる
試験信号を調べることによって、第一のモジニール１−
１の良否を関べる。

ｉｉｉ　）第一のモジュール１−１に異常が無ければ、
第一の選択回路４１と第二の選択回路４２とを■側に切
り替え、また第三の選択回路を■側に切り替え。

第一のモジュール１−１と第二のモジュール１−２とに
直列に試験信号を流し、第二のレジスタ６の内容を読み
、第二のレジスタ６の出力端側からシフトインしてくる
試験信号を調べることによって。

第二のモジュール１−２の良否を調べる。

ｉｖ）以下同様にして試験を続行し、不良モジュールを
特定する。

上記手順では、全モジュール４１〜４ｎを対象とする試
験のあと、第一のモジュール１−１から順に。

直列接続するモジュールの数を一つずつ増加しながら試
験をおこなうことによって不良モジュールの特定をおこ
なっているが１反対に、全モジュール４１〜４ｎを対象
とするＶ、験のあと、直列接続するモジュールの数をひ
とつずつ減らしながら試験をおこなうことによって、不
良ジュールを特定することもできる。

なお、何れの手順の場合でも、最初に第二のレジスタ６
の良否を調べておくことは言うまでもない。

また、第二のレジスタ６は、いずれかのモジュール１−
１〜１−ｎの内部に設けてもよく、モジュール数が少な
ければ、第一のレジスタおよびデコーダ３も、いずれか
のモジュール１−１〜１−ｎの内部に設けてもよい。

〔発明の効果〕

以上説明したように１本発明の情報処理装置では、故障
しているモジュールを容易に特定することができる。

【図面の簡単な説明】

第１図は本発明の原理図。第２図は実施例の構成図。第３図は従来例の構成図である。図中。１−１〜Ｉｎはモジュール、２は接続回路。３はデコーダ、　　　　　　４１〜４ｍは選択回路。５は第一のレジスタ、　　６は第二のレジスタを示１０
’）− 第１図第　３　図

Claims

【特許請求の範囲】

（１）、フリップフロップ回路を内蔵した複数のモジュ
ール（１−１〜〜１−ｎ）と、与えられたデータに応じて前記複数のモジュール（１−
１〜１−ｎ）の中から選ばれたいくつかを直列に接続す
る接続回路（２）とを備えることを特徴とする情報処理
装置。
（２）、複数のモジュール（１−１〜１−ｎ）はシフト
レジスタ構成に接続可能なフリップフロップ回路を内蔵
するものであることを特徴とする特許請求の範囲第（１
）項記載の情報処理装置。
（３）、接続回路（２）は、与えられたデータに応じて
異なる組合せの複数の切替え信号を送出する切替え信号
発生手段（３）と、前記切替え信号によって接続先を選択する複数の選択回
路（４−１〜４−ｍ）とを備えたものであることを特徴
とする特許請求の範囲第（１）項記載の情報処理装置。