JPH01238050A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置設計開発時の論理ミス解析および設
計開発後の故障解析における試験および診断を配慮した
半導体装置に関する。

〔従来の技術〕

従来、半導体装置の故障試験および診断は、入力端子に
規定の入力値を与えたとき期待する論理回路の出力端子
に所望の出力値をチエツクするパターン、いわゆるテス
トパターンを複数パターン入力端子に与えた時の出力値
を期待出力値と比較する事により実施していた。

第３図は４つの機能回路から構成される半導体装置の例
を示すブロック図であり、従来の方法ではこのような複
数の機能回路から成る半導体装置の試験および診断は故
障箇所の特定が困難である。特に直列に接続された機能
回路Ａ、Ｂ、Ｃと機能回路りとの間では、機能回路Ａ、
Ｂ、Ｃと機能回路りとの故障の切分けが困難であるので
、多くのテストパターンを入力して判定しなければなら
ないという欠点があった。

また、論理回路内のフリップフロップをシフトレジスタ
に流用し、シリアルに接続したスキャンパスを使っての
故障試験および診断、すなわちスキャンバス法では全体
の１０〜２０％の回路増加が必要となるという欠点もあ
る。

〔発明が解決しようとする課題〕

上述したように従来の試験および診断による故障検出方
法では、テストパターンの増大による故障テスト時間の
増大およびテストパターン作成時間の増大が避は難く、
またスキャンパス法を採用しても回路が増加する。

本発明の目的は各機能回路の出力信号を保持する手段を
設けることによって上記の欠点を改善した半導体装置を
提供することにある。

すなわち本発明によれば半導体装置内の各機能回路の出
力値を試験用出力端子から観測可能である。

〔課題を解決するための手段〕

本発明の半導体装置は、互いに接続された複数個の機能
回路と、前記各機能回路の出力信号を保持するシフト付
レジスタとを有し、前記各機能回路の出力信号を前記シ
フト付レジスタから順次に読出すようにして構成される
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第一の実施例のブロック図である。同
図において入力端子群１１から入力された信号は機能回
路Ａ、Ｂ、Ｃを通り、機能回路りとそれぞれシフト付レ
ジスタＥ、Ｆ、Ｇに接続される。シフト付レジスタＥ、
Ｆ、Ｇはシフトパス１４で直列に接続されている。

機能回路Ａ、Ｂ、Ｃの出力はそれぞれシフト付レジスタ
Ｅ、Ｆ、Ｇに保持された後、シフトパス１４を経由して
シフト付レジスタＧ、Ｆ、Ｅの順に１ビツトづつ試験用
出力端子１３から読み出すことができる。すなわち出力
端子群１２を利用せずに専用の試験用出力端子】３によ
って機能回路Ａ、Ｂ、Ｃの出力値を直接観測できる。

第２図は本発明の第二の実施例のブロック図である。同
図において第二の実施例は第一の実施例に直列に接続さ
れる機能回路Ｊが１つ追加されている。

機能回路Ａ、Ｂ、Ｃの試験および診断は前述した第一の
実施例と同じ方法で行なうことができる。機能回路りの
試験および診断はシフト付レジスタＨを通して試験用出
力端子２１から行なうことができる。すなわち機能回路
が多段になっても試験および診断を容易に実施できる。

〔発明の効果〕

以上説明したように本発明は機能回路の出力端子に１対
１に対応したシフト付レジスタを備える事により、元の
回路に影響を与える事なく半導体装置の試験および診断
を機能回路ごとに分割して行なうことができる。さらに
テストパターン作成が容易になり、テスト時間も少なく
でき、その上に試験および診断を細部までできる効果が
ある。

【図面の簡単な説明】

第１図は本発明の第一の実施例のブロック図、第２図は
本発明の第二の実施例のブロック図、第３図は従来例の
ブロック図である。 Ａ−Ｂ−Ｃ−Ｄ−Ｊ・・・機能回路、Ｅ−Ｆ−Ｇ・Ｈ・
・・シフト付レジスタ、１１・・・入力端子群、１２・
・・出力端子群、１３・・・試験用出力端子。

Claims (1)

【特許請求の範囲】
1. 互いに接続された複数個の機能回路と、前記各機能回路
   の出力信号を保持するシフト付レジスタとを有し、前記
   各機能回路の出力信号を前記シフト付レジスタから順次
   に読出すことを特徴とする半導体装置。