JPS60245053A - 論理回路の診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は論理回路のフリップフロップ回路におけるデー
タをシフト手段によりシフトして入出力する診断方式の
改良に関する。

（ｂ）　技術の背景 近年、半導体技術、特に集積化技術の進歩に伴い論理回
路における大規模集積回路素子（ＬＳＩ）が低コストで
提供されるようになり、データ処理を始めとする広い分
野で利用されるようになった。

これ等のＬＳＩを構成する論理回路はナンドまたは／お
よびノアのような組合せ回路素子と、史にこれ等を複数
個組合せて得られるレジスタ、ラッチ、フリップフロッ
プ回路ＣＦ’Ｆ）のような順序回路の多数を回路設計に
基いて相互接続し構成される。これ等のＬＳＩおよびＬ
ＳＩを多数使用した中間実装単位、例えば印刷配線板、
更には上位装置例えば中央処理装ｆＷｔＡ　ＣＰＵ　）
ＶＣおける診断および故障位置指摘を容易にするため、
これ等の論理回路を構成するＦＦの保持するデータを読
出す（スキャンアウト）と共に、任意のＦＦＶｃ任意の
データを書込む（スキャンイン）機能が導入されている
。ここでは論理回路における接直のＦＦおよび共通のシ
フトクロックで作動する任意段数のシフトレジスタを直
列環状に接続して得られるスキャンチェーンにシフトク
ロックを印加し、該シフトレジスタを介してデータを入
出力する診断方式の改良に関する。

（Ｑ）　従来技術と問題点 第１図に従来における論理回路の故障診断方式によるブ
ロック図を示す。図において、１は論理回路、２はサー
ビスプロセッサ、１０は制御部、１’１ａ−ｎはフリッ
プフロップ回路（ＦＦ　）、１２レシフトレジスタ、１
３Ｗ’クロック発生器、１４はデータ入出力回路である
。制御部１０は５ｖＰ２制御の下、図示省略したがその
記憶領域における制御プログラム紐よび制御データに従
い各の構成各部を制御してデータ処理動作およびスキャ
ンイン／アウト動作モードを実行する。データ処理動作
モードにおいては、他のデータ入力端から入力されるデ
ータを図示しない組合せ回路と共に処理してデータ出力
端子から処理する。スキャンイン／アウト動作モードに
おいては、第１図に示すようにすべてのＦＦ１１ａ−ｎ
ｌｆｆシフトレジスタ１２と直列環状に接続されてスキ
ャンチェーンを形成する。第１図の側ではシフトレジス
タ１２の構成段数を４段としたが勿論任意数で良い。シ
フト方式によるスキャンイン動作は、制御部１０はデー
タ入出力回路１４を介してジットレジスタ１２に設定し
た後、クロック発生器１３をしてシフトクロックを送出
せしめ、ＦＦ１１ａ−ｎにセットする。

例えば４個のシフトクロックを送出すればシフトレジス
タ１２のＦ　Ｆ　ｏにおけるデータはＦＦ１１ａに、ま
たＦ　Ｆ　ｓのデータはＦＦ１１ｄに設定される。

データ処理動作等に得られたＦＦ１１ａ−ｎに得られた
データは同様に制御部１０の制御によヵ所定ステップの
シフトクロックをスキャンチェーンに印加せしめてシフ
トレジスタ１２にシフトし、データ入出力回路１４を介
してスキャンアウトを実行する。このようにスキャンイ
ン／アウト動作におけるデータはシフトクロックの可児
によって移動し、スキャンチェーンを構成するＦＦ１１
ａ−ｎの総数ｎ測子シフトレジスタの段数ｍこ＼では４
段に対応するｎ＋４ステツプのシフト動作において１巡
し、スキャンチェーンを構成するＦＦａ−ｎおよびシフ
トレジスタ１２において反転を伴う誤動作がなく、シフ
トクロック数に対応するシフト動作が実行され＼はデー
タ入出力回路１４より印加したスキャンインデータと共
通するデータがスキャンアウトデータとして得られその
内容は一致する。

従って、制御部１０は図示省略したがスキャンインデー
タに対応する期待値データとスキャンアウトデータとの
照合機能を備えていて、その一致により論理回路１の正
常動作を診断し５ＶＰ２にその結果を報告する。以上の
ように従来のシフト手段による論理回路の診断方式では
構成されているが、このスキャンチェーン位前述のよう
なＬＳＩあるいはＬＳＩを複数個搭載する印刷配線板に
おいて構成するそのＦＦ数は論理回路規模によって異な
るが、ｎ＋ｍが１，０００を超える場合も存在する・従
って、スキャンチェーン１２（７）ＦＦ、　［オけるデ
ータを例えばＦＦ１１ｄにシフトして設定するのには僅
か４ステツプで済むが、逆にＩＩｎに設定するのにはｎ
ステップ例えばｉ、ｏ　ｏ　ｏ個のシフトクロックを印
加してスキャンインする必要がある。スキャンアウトの
場合も同様の問題、即ち回路規模の増大化に従ってスキ
ャンイン／アウト動作に要する時間が素子数に比例する
のでその平均ステップ数はｎ　／　２に増大する欠点を
有する他、シフトレジスタ１２または／およびデータ入
出力回路１４等に故障があるとＦＦａ−ｎに異常はなく
てもスキャンイン／アウト動作が実行不能になる問題点
を有していた。

（ｄ）　発明の目的 本発明の目的は上記の欠点や問題点を除去するため、従
来の構成と異な夛スキャ／チェーンの複数箇所にシフト
レジスタを設けてデータをスキャンイン／アウトの対象
とするＦＦＩＣ最も近接するシフトレジスタを選択して
スキャンイン／アウトに必要とするスキャンクロックの
ステップ数を短縮して効率の良いスキャンイン／アウト
を実現すると共に、１ケ所のシフトレジスタまたは／お
よびデータ入出力回路に故障が発生した時は、該故障シ
フトレジスタの出力側に設けた切換手段によって、該故
障シフトレジスタを迂回伝送路を用いることによりスキ
ャンチェーンから分離して他の正常なシフトレジスタに
よりスキャンイン／アウト動作が実行可能な論理回路の
診断方式を提供しようとするものでめる。

（６）　発明の構成 この目的は、論理回路における複数のクリップフロップ
回路および任意段数のシフトレジスタを直列環状に接続
してスキャンチェーンを構成し、スキャンチェーンにシ
フトクロックを印加してデータをシフトせしめ、該デー
タの入出力を制御するスキャンイン／アウト制御システ
ムにあって、該論理回路はシフトクロックを送出するク
ロック発生手段、複数Ｐ個のシフトレジスタ、該シフト
レジスタに対応してデータを入出力する手段を備えると
共に、該２個のシフトレジスタはその出力端にシフトレ
ジスタによる直列路と該直列路を迂回する伝送路の何れ
かを選択する切換手段を具備し、制御部は通常のスキャ
ンイン／アウト動作においてはスキャンイン／アウトの
対象となる単数ま念は連続する複数のフリップフロップ
回路に最短のシフトステップとなるシフトレジスタを選
択して有効作動せしめ、必要によシ非選択となる他のシ
フトレジスタにおいてはその切換手段をして迂回伝送路
を選択せしめ、選択シフトレジスタに対応するデータ入
出力手段をしてスキャンイン／アウトを実行せしめるこ
とを特徴とする論理回路の診断方式を提供することによ
って達成することが出来る。

（ｆ）　発明の実施例 以下、図示を参照しつつ本発明の一実施例について説明
する。第２図は本発明の一実施例における論理回路の診
断方式によるブロック図を示す０図において、ｌａは論
理回路、２はサービスプロセッサ（ＳＶＰ　）、１ｌａ
−ｎはフリップフロップ回路（ＦＦ）、１２．１２ａは
シフトレジスタ、１３はクロック発生器、１４．１４ａ
はデータ入出力回路、および１５．１５ａは選択器（Ｍ
ＰＸ）でちる。図の構成部材を示す符号で従来の第１図
におけるそれと共通の符号を有するものは、従来の構成
部材と共通の機能と特性を有する。但し、シフトレジス
タ１２．１２ａおよびデータ入出力回路１４．１４ａは
互に共通機能でちるＯ本実施例による構成は、シフトレ
ジスタ１２．１２ａをスキャンチェーンの例えば対象位
置にそれぞれ１ケずつを備え、対応するデータ入出力回
路１４゜１４ａを有すると共に、各スキャンチェーンの
出力端にＦ　Ｆ　ｏ　−ｓによるスキャンチェーンにお
ける正常直列路と該直列路の入力から出力側に直接迂回
する伝送路の何れかを制御部１０ｍからの選択信号によ
って切換え動作を行うＭＰＸ　１５．１５　ａを具備し
、制御部１０ａｌｄ従来の制御８１０の機傭に加え、複
数のこ＼では２個のシフトレジスタ１２゜１２ａの何れ
かをスキャンイン／アウトの対象となるＦＦの任意に従
って選択制御すると共に、シフト電／ジスタ１２．１２
ｇまたは／およびデータ入出力回路１４．１４ａの何れ
かに故障が発生した時、残すのシフトレジスタならびに
対応するデータ入出力回路とによってスキャンイン／ア
ウト動作を継続するよう故障側のシフトレジスタに対応
するＭＰＸ１５．１５ａの何れかに、例えは１１′信号
を送出してそのＢ入力端子を選択せしめ、迂回伝送路に
よって故障側のシフトレジスタをスキャンチェーンから
分離する制御を実行する。即ち、ＦＦの位置に対応する
選択動作については例えばＦＦ１１ｄを対象とすればス
キャンイン動作ではシフトレジスタ１２／データ入出力
回路１４を選択作動せしめ、スキャンアウト動作ではシ
フトレジスタ１２ａ／データ入出力回路１５を作動させ
る。

またＦＦ１１に＋１を対象とする場合、スキャンイン動
作ではシフトレジスタ１２ａ／データ入出力回路１４ａ
を、スキャンアウト動作ではシフトレジスタ１２／デー
タ入用力回路１４を選択作動させる。このようにすれば
従来のステップ数に比較して１／Ｐ、こ＼では１／２の
平均ステップ数でスキャンイン／アウト動作が実行でき
る。また、従来においては、例えば第１図のシフトレジ
スタ１２または／およびデータ入出力回路１４に故障が
発生してスキャンチェーンのシフト動作が異常になっ１
．、スキャンイン／アウトデータが正常に得られない場
合が発生するとスキャンイン／アウト動作の継続が不可
能であったのに対し、本実施例テハ制御部１０　ａＵＭ
ＰＸｌ　ｓｖｃ選択信号１１１を送出してシフトレジス
タ１２を分離する迂回伝送路を切換え選択せしめるので
、シフトレジスタ１２０段数だけスキャンチェーンの総
ステツプ数が短かくなるが、シフトレジスタ１２／デー
タ入出力回路１４の故障に拘わらず制御部１０ａによっ
てスキャンイン／アウト動作を継続することが出来る。

以上はシフトレジスタ／データ入出力回路の数を２組と
して説明したが、この数は任意のＰ組でも同様に実現出
来る。また、すべてのシフトレジスタ／データ入出力回
路が正常な時でもＦＦａ〜ｎの単数あるいは連続複数に
ついて実行するスキャンイン／アウト動作において、有
効作動せしめるシフトレジスタ１２．１２ａの何れかに
対応するＭＰＸ１５．１５　ａの何れかだけに”θ′を
送出してシフトレジスタの直列路を選択せしめ、他のダ
ミー状態となるシフトレジスタについては対応スるＭＰ
Ｘ１５．１５ａの何れかにはＩｌｌを送出してスキャン
チェーンから分離するスキャンイン／アウト動作を実行
し、故障発生時におけるスキャンイン／アウト動作にお
ける総シフト数と予め一致させても良い。

（ｇ）　発明の詳細 な説明したように本発明によれば、従来のスキャンイン
／アウト動作におけるデータ入出力制御のシフトレジス
タが１ケ所であったのに対し、複数ケ所にシフトレジス
タを設けて対象とするＦＦに最短のシフトレジスタを選
択することにょってシフトステップ数を短縮する効率の
良いスキャンイン／アウトａ作を実現すると共に、シフ
トレジスタ／データ入出力回路に故障が発生した場合に
おいて、該故障発生対象のシフトレジスタをシフトチェ
ーンから分離してスキャンイン／アウト動作を、他のシ
フトレジスタ／データ入出力回路によりて救済続行出来
る論理回路の診断方式を提供することが出来る。

【図面の簡単な説明】

第１図は従来における論理回路の診断方式によるブロッ
ク図、および第２図は本発明の一実施例における論理回
路の診断方式によるブロック図である。

Claims (1)

【特許請求の範囲】
1. 論理回路における複数のフリップフロップ回路および任
   意段数のシフトレジスタを直列環状に接続してスキャン
   チェーンを構成し、スキャンチェーンにシフトクロック
   を印加してデータをシフトせしめ、該データの入出力を
   制御するスキインイン／アウト制御システムにあって、
   該論理回路はシフトクロックを送出するクロック発生手
   段、複数Ｐ個のシフトレジスタ、該シフトレジスタに対
   応してデータを入出力する手段を備えると共に、該２個
   のシフトレジスタは、その出力端にシフトレジスタによ
   る直列路と該直列路を迂回する伝送路の何れかを選択す
   る切換手段を具備し、制御部は通常のスキャンイン／ア
   ウト動作においてはスキャンイン／アウトの対象となる
   単数または連続する複数のフリップフロップ回路に最短
   のシフトステップとなるシフトレジスタを選択して有効
   作動せしめ、必要によシ非選択となる他のシフトレジス
   タにおいては、その切換手段をして迂回伝送路を選択せ
   しめ、選択シフトレジスタに対応するデータ入出力手段
   をしてスキャンイン／アウトを実行せしめることを％徴
   とする論理回路の診断方式。