JP2778568B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2778568B2 JP2778568B2 JP7353628A JP35362895A JP2778568B2 JP 2778568 B2 JP2778568 B2 JP 2778568B2 JP 7353628 A JP7353628 A JP 7353628A JP 35362895 A JP35362895 A JP 35362895A JP 2778568 B2 JP2778568 B2 JP 2778568B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- axis direction
- scan path
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特にスキャンパス方式のテスト補助回路を設け
た半導体集積回路装置に関する。
に関し、特にスキャンパス方式のテスト補助回路を設け
た半導体集積回路装置に関する。
【０００２】
【従来の技術】スキャンモード時に半導体集積回路内の
複数のフリップフロップをシフトレジスタのように連結
して（これを「スキャンパス」という）外部端子からテ
スト信号を入力し、組み合わせ回路部の動作結果をシフ
トレジスタ化したフリップフロップから読み出す方式の
従来のスキャンパス回路は、図２に示すように、使用す
るフリップフロップ全て、または使用している特定のフ
リップフロップ群を、直列に接続してシフトレジスタを
構成する複数のフリップフロップを備えている。
複数のフリップフロップをシフトレジスタのように連結
して（これを「スキャンパス」という）外部端子からテ
スト信号を入力し、組み合わせ回路部の動作結果をシフ
トレジスタ化したフリップフロップから読み出す方式の
従来のスキャンパス回路は、図２に示すように、使用す
るフリップフロップ全て、または使用している特定のフ
リップフロップ群を、直列に接続してシフトレジスタを
構成する複数のフリップフロップを備えている。
【０００３】なお、図２には、ノーマルモードでの動
作、フリップフロップ間に接続される組み合わせ回路は
示されていず、スキャンモードでの状態を示している。
作、フリップフロップ間に接続される組み合わせ回路は
示されていず、スキャンモードでの状態を示している。
【０００４】スキャンモード時には、初段のフリップフ
ロップＦＦ11に外部端子ＳＩＮから入力された信号はシ
フトレジスタ動作で順送りされる。
ロップＦＦ11に外部端子ＳＩＮから入力された信号はシ
フトレジスタ動作で順送りされる。
【０００５】このようにして、フリップフロップを目的
の状態に設定したり、各フリップフロップの状態をシフ
トレジスタ動作で最終段のフリップフロップＦＦmnの出
力から外部端子ＳＯＴに取り出すことによって、スキャ
ンパステストを行う。
の状態に設定したり、各フリップフロップの状態をシフ
トレジスタ動作で最終段のフリップフロップＦＦmnの出
力から外部端子ＳＯＴに取り出すことによって、スキャ
ンパステストを行う。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来のスキャンパス回路を構成する半導体集積回路
は、次のような問題点がある。
た従来のスキャンパス回路を構成する半導体集積回路
は、次のような問題点がある。
【０００７】第１の問題点は、フリップフロップを目的
の状態に設定したり、フリップフロップの状態をシフト
レジスタ動作で取り出してテストするためには、スキャ
ンパスに接続されているフリップフロップ数個分のクロ
ック信号を印加することが必要とされ、その結果、使用
するフリップフロップの数が多くなるほど、テスト時間
が長くなってしまうということである。
の状態に設定したり、フリップフロップの状態をシフト
レジスタ動作で取り出してテストするためには、スキャ
ンパスに接続されているフリップフロップ数個分のクロ
ック信号を印加することが必要とされ、その結果、使用
するフリップフロップの数が多くなるほど、テスト時間
が長くなってしまうということである。
【０００８】第２の問題点は、各フリップフロップが１
本のスキャンパスで直列形態に接続される構成とされて
いるため、もしスキャンパス自身が断線等により故障し
たような場合、スキャンパスを使ってフリップフロップ
を目的の状態に設定したり、フリップフロップの状態を
シフトレジスタ動作で取り出してテストすることが不可
能となるということである。
本のスキャンパスで直列形態に接続される構成とされて
いるため、もしスキャンパス自身が断線等により故障し
たような場合、スキャンパスを使ってフリップフロップ
を目的の状態に設定したり、フリップフロップの状態を
シフトレジスタ動作で取り出してテストすることが不可
能となるということである。
【０００９】従って、本発明の目的は、上記従来のスキ
ャンパス回路の問題点を解消し、スキャンパス動作を高
速化すると共に、万一スキャンパスの一部が故障したと
しても、目的のスキャンパス動作を保証し、半導体集積
回路のスキャンパス回路の信頼性を向上させるよう構成
されてなるスキャンパス回路を提供することにある。
ャンパス回路の問題点を解消し、スキャンパス動作を高
速化すると共に、万一スキャンパスの一部が故障したと
しても、目的のスキャンパス動作を保証し、半導体集積
回路のスキャンパス回路の信頼性を向上させるよう構成
されてなるスキャンパス回路を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、スキャンモード時にシフトレジスタを構
成するフリップフロップと、第１軸方向のスキャンパス
に接続されてなる前段のフリップフロップが出力したス
キャンパス信号を第１の入力端子に入力し、第２軸方向
のスキャンパスに接続されてなる前段のフリップフロッ
プが出力したスキャンパス信号を第２の入力端子に入力
し選択信号によっていずれか一の前記スキャンパス信号
を対応する前記フリップフロップのスキャンデータ入力
端子に出力するセレクタ回路と、を備えてスキャンパス
回路を構成することを特徴とする半導体集積回路を提供
する。
め、本発明は、スキャンモード時にシフトレジスタを構
成するフリップフロップと、第１軸方向のスキャンパス
に接続されてなる前段のフリップフロップが出力したス
キャンパス信号を第１の入力端子に入力し、第２軸方向
のスキャンパスに接続されてなる前段のフリップフロッ
プが出力したスキャンパス信号を第２の入力端子に入力
し選択信号によっていずれか一の前記スキャンパス信号
を対応する前記フリップフロップのスキャンデータ入力
端子に出力するセレクタ回路と、を備えてスキャンパス
回路を構成することを特徴とする半導体集積回路を提供
する。
【００１１】すなわち、本発明の半導体集積回路は、フ
リップフロップ列を第１軸方向に直列接続する第１のス
キャンパスと、同フリップフロップの出力端子から第２
軸方向の別のフリップフロップに直列接続する第２のス
キャンパスを含む。
リップフロップ列を第１軸方向に直列接続する第１のス
キャンパスと、同フリップフロップの出力端子から第２
軸方向の別のフリップフロップに直列接続する第２のス
キャンパスを含む。
【００１２】上記構成のもと、本発明によれば、フリッ
プフロップ列を直接接続するスキャンパスを２軸方向に
備えたことにより、第１軸方向のフリップフロップの状
態を設定し、次にその設定を第２軸方向にシフトレジス
タ動作させることにより、高速にフリップフロップの状
態を設定することができる。
プフロップ列を直接接続するスキャンパスを２軸方向に
備えたことにより、第１軸方向のフリップフロップの状
態を設定し、次にその設定を第２軸方向にシフトレジス
タ動作させることにより、高速にフリップフロップの状
態を設定することができる。
【００１３】また、一軸方向に直列に接続されたスキャ
ンパスの一部が故障している場合でも、故障していない
他方軸方向のスキャンパスを使用して、フリップフロッ
プを目的の状態に設定したり、フリップフロップの状態
をシフトレジスタ動作で取り出してテストすることがで
きる。
ンパスの一部が故障している場合でも、故障していない
他方軸方向のスキャンパスを使用して、フリップフロッ
プを目的の状態に設定したり、フリップフロップの状態
をシフトレジスタ動作で取り出してテストすることがで
きる。
【００１４】
【発明の実施の形態】本発明の実施形態について図面を
参照して以下に詳細に説明する。
参照して以下に詳細に説明する。
【００１５】図１は、本発明の半導体集積回路の一実施
形態に係るスキャンパス回路の構成を示す図である。
形態に係るスキャンパス回路の構成を示す図である。
【００１６】図１において、ノーマルモードでの動作、
フリップフロップ間に接続される組み合わせ回路は図示
されていず、スキャンモード時における回路構成の状態
のみが示されている。
フリップフロップ間に接続される組み合わせ回路は図示
されていず、スキャンモード時における回路構成の状態
のみが示されている。
【００１７】図１を参照して、本実施形態においては、
スキャンパス回路を構成する各フリップフロップＦＦ11
〜ＦＦmnは、スキャンイン端子（ＳＩＮ）の前段にセレ
クタ回路Ｓ11〜Ｓmnが接続されており、各フリップフロ
ップの出力端Ｑは、スキャンパスを構成する第１軸方向
の次段のフリップフロップに接続されているセレクタの
一入力端に接続されると共に、第２軸方向の別のフリッ
プフロップに接続されているセレクタの一入力端にも接
続されている。例えばフリップフロップＦＦ11の出力端
ＱはＸ軸方向の次段のフリップフロップＦＦ12の前段の
セレクタＳ12の一の入力端に接続されると共に、Ｙ軸方
向に位置する、すなわち図の一行上に配置されたフリッ
プフロップＦＦ21の前段のセレクタＳ21の一入力端に接
続されている。
スキャンパス回路を構成する各フリップフロップＦＦ11
〜ＦＦmnは、スキャンイン端子（ＳＩＮ）の前段にセレ
クタ回路Ｓ11〜Ｓmnが接続されており、各フリップフロ
ップの出力端Ｑは、スキャンパスを構成する第１軸方向
の次段のフリップフロップに接続されているセレクタの
一入力端に接続されると共に、第２軸方向の別のフリッ
プフロップに接続されているセレクタの一入力端にも接
続されている。例えばフリップフロップＦＦ11の出力端
ＱはＸ軸方向の次段のフリップフロップＦＦ12の前段の
セレクタＳ12の一の入力端に接続されると共に、Ｙ軸方
向に位置する、すなわち図の一行上に配置されたフリッ
プフロップＦＦ21の前段のセレクタＳ21の一入力端に接
続されている。
【００１８】すなわち、各フリップフロップのスキャン
出力は、第１軸方向の次段のフリップフロップと、第２
軸方向の別のフリップフロップとに接続されており、各
フリップフロップのスキャンイン端子の前段に接続され
ているセレクタによってスキャンパス回路の接続が選択
できる構成になっている。
出力は、第１軸方向の次段のフリップフロップと、第２
軸方向の別のフリップフロップとに接続されており、各
フリップフロップのスキャンイン端子の前段に接続され
ているセレクタによってスキャンパス回路の接続が選択
できる構成になっている。
【００１９】そして、各行（Ｘ軸方向）で直列形態に接
続された複数のフリップフロップの最終段のフリップフ
ロップ（ＦＦ1n，ＦＦ2n，…，ＦＦmn）の出力端Ｑは外
部端子ＳＯＹ1，ＳＯＹ2，…，ＳＯＹmに接続され、ま
た最上段のフリップフロップＦＦm1，ＦＦm2，ＦＦmnの
出力端Ｑはセレクタを介して外部端子ＳＯＸ1，ＳＯ
Ｘ2，…，ＳＯＸnにそれぞれ接続されている。
続された複数のフリップフロップの最終段のフリップフ
ロップ（ＦＦ1n，ＦＦ2n，…，ＦＦmn）の出力端Ｑは外
部端子ＳＯＹ1，ＳＯＹ2，…，ＳＯＹmに接続され、ま
た最上段のフリップフロップＦＦm1，ＦＦm2，ＦＦmnの
出力端Ｑはセレクタを介して外部端子ＳＯＸ1，ＳＯ
Ｘ2，…，ＳＯＸnにそれぞれ接続されている。
【００２０】次に、本実施形態の動作を説明する。
【００２１】スキャンパスモード時に、初段のフリップ
フロップＦＦ11にセレクタ回路Ｓ11を通して入力された
外部端子（ＳＩＮ）１２から入力された信号ＳＩＮは、
クロック（ＣＬＫ）端子１１からクロック信号が入力さ
れる毎にシフトレジスタ動作して次段のフリップフロッ
プに伝搬される。
フロップＦＦ11にセレクタ回路Ｓ11を通して入力された
外部端子（ＳＩＮ）１２から入力された信号ＳＩＮは、
クロック（ＣＬＫ）端子１１からクロック信号が入力さ
れる毎にシフトレジスタ動作して次段のフリップフロッ
プに伝搬される。
【００２２】今、セレクタを切り替える選択信号（ＳＥ
Ｌ）１３が、スキャンパスをＸ軸方向に接続するように
選択されている場合、フリップフロップＦＦ11からの出
力データはセレクタＳ12を通ってフリップフロップＦＦ
12へ伝搬される。
Ｌ）１３が、スキャンパスをＸ軸方向に接続するように
選択されている場合、フリップフロップＦＦ11からの出
力データはセレクタＳ12を通ってフリップフロップＦＦ
12へ伝搬される。
【００２３】同様にして、クロック信号１１をｎ個入力
することによりＸ軸方向に直列形態に接続され、シフト
レジスタを構成しているｎ個のフリップフロップにデー
タが伝搬されセットされる。
することによりＸ軸方向に直列形態に接続され、シフト
レジスタを構成しているｎ個のフリップフロップにデー
タが伝搬されセットされる。
【００２４】次に、セレクタの選択信号（ＳＥＬ）１３
の論理を反転し、第２軸方向にスキャンパスが接続され
るように設定する。
の論理を反転し、第２軸方向にスキャンパスが接続され
るように設定する。
【００２５】すると、第１軸方向（Ｘ軸方向）にシフト
レジスタを構成していた各フリップフロップは、第２軸
方向（Ｙ軸方向）にシフトレジスタを構成するよう接続
される。この状態でクロック信号１１をｍ個入力する
と、フリップフロップＦＦ11に設定されたデータはセレ
クタＳ21を通ってフリップフロップＦＦ21へ、フリップ
フロップＦＦm1へと順次シフトレジスタ動作によって伝
搬され、フリップフロップを目的の状態に設定すること
ができる。
レジスタを構成していた各フリップフロップは、第２軸
方向（Ｙ軸方向）にシフトレジスタを構成するよう接続
される。この状態でクロック信号１１をｍ個入力する
と、フリップフロップＦＦ11に設定されたデータはセレ
クタＳ21を通ってフリップフロップＦＦ21へ、フリップ
フロップＦＦm1へと順次シフトレジスタ動作によって伝
搬され、フリップフロップを目的の状態に設定すること
ができる。
【００２６】なお、第１軸方向（Ｘ軸方向）の初段のフ
リップフロップＦ21，Ｆ31，…，Ｆ m1のそれぞれに対応
して設けられたセレクタＳ21，Ｓ31，…，Ｓm1の第２軸
方向前段のフリップフロップ出力を入力する入力端とは
別の入力端を介して、各々個別にスキャンデータを入力
してもよいし、外部端子１２の信号ＳＩＮをそのまま入
力してもよい。
リップフロップＦ21，Ｆ31，…，Ｆ m1のそれぞれに対応
して設けられたセレクタＳ21，Ｓ31，…，Ｓm1の第２軸
方向前段のフリップフロップ出力を入力する入力端とは
別の入力端を介して、各々個別にスキャンデータを入力
してもよいし、外部端子１２の信号ＳＩＮをそのまま入
力してもよい。
【００２７】また、本実施形態では、まず第１軸方向
（Ｘ軸方向）のスキャンパスを使ってフリップフロップ
の状態を設定してから、セレクタ切替によってスキャン
パスを第２軸方向（Ｙ軸方向）に接続し、シフトレジス
タ動作によってスキャンパスに接続されている全フリッ
プフロップの状態を設定する動作を説明したが、この逆
の動作も可能であり、第２軸方向（Ｙ軸方向）にまず設
定をしてから、第１軸方向（Ｘ軸方向）へシフトレジス
タ動作させ、全フリップフロップの状態を設定すること
も自由である。
（Ｘ軸方向）のスキャンパスを使ってフリップフロップ
の状態を設定してから、セレクタ切替によってスキャン
パスを第２軸方向（Ｙ軸方向）に接続し、シフトレジス
タ動作によってスキャンパスに接続されている全フリッ
プフロップの状態を設定する動作を説明したが、この逆
の動作も可能であり、第２軸方向（Ｙ軸方向）にまず設
定をしてから、第１軸方向（Ｘ軸方向）へシフトレジス
タ動作させ、全フリップフロップの状態を設定すること
も自由である。
【００２８】なお、本実施形態では、第１軸方向にｎ
個、第２軸方向にｍ個のフリップフロップが接続されて
いる構成を説明したが、フリップフロップの個数には特
に限定されるものではなく、同様のセレクタ回路を用い
たスキャンパス構成を用いる半導体集積回路に広く適用
できる。
個、第２軸方向にｍ個のフリップフロップが接続されて
いる構成を説明したが、フリップフロップの個数には特
に限定されるものではなく、同様のセレクタ回路を用い
たスキャンパス構成を用いる半導体集積回路に広く適用
できる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
フリップフロップ列を直列接続するスキャンパスを２軸
方向に備えたことにより、第１軸方向のフリップフロッ
プの状態を設定し、次にその設定を第２軸方向にシフト
レジスタ動作させることにより、高速にフリップフロッ
プの状態を設定することができるという効果がある。
フリップフロップ列を直列接続するスキャンパスを２軸
方向に備えたことにより、第１軸方向のフリップフロッ
プの状態を設定し、次にその設定を第２軸方向にシフト
レジスタ動作させることにより、高速にフリップフロッ
プの状態を設定することができるという効果がある。
【００３０】また、一軸方向に直列に接続されたスキャ
ンパスの一部が故障している場合でも、故障していない
他方軸方向のスキャンパスを使用して、フリップフロッ
プを目的の状態に設定したり、フリップフロップの状態
をシフトレジスタ動作で取り出してテストすることがで
きるという効果がある。
ンパスの一部が故障している場合でも、故障していない
他方軸方向のスキャンパスを使用して、フリップフロッ
プを目的の状態に設定したり、フリップフロップの状態
をシフトレジスタ動作で取り出してテストすることがで
きるという効果がある。
【図１】本発明の一実施形態の構成を示す図である。
【図２】従来のスキャンパス回路の例を示す図である。
ＦＦ11〜ＦＦmn フリップフロップ Ｓ11〜Ｓmn セレクタ １１ クロック信号 １２ スキャンイン信号 １３ 選択信号 ２１1〜２１n スキャンアウト信号（ＳＯＸ1〜ＳＯ
Ｘn） ２２1〜２２m スキャンアウト信号（ＳＯＹ1〜ＳＯ
Ｙm） Ｄ データ入力端子 ＳＩＮ スキャンデータ入力端子 Ｑ データ出力端子
Ｘn） ２２1〜２２m スキャンアウト信号（ＳＯＹ1〜ＳＯ
Ｙm） Ｄ データ入力端子 ＳＩＮ スキャンデータ入力端子 Ｑ データ出力端子
Claims (2)
- 【請求項１】スキャンモード時にシフトレジスタを構成
するフリップフロップと、 第１軸方向のスキャンパスに接続されてなる前段のフリ
ップフロップが出力したスキャンパス信号を第１の入力
端子に入力し、第２軸方向のスキャンパスに接続されて
なる前段のフリップフロップが出力したスキャンパス信
号を第２の入力端子に入力し選択信号によっていずれか
一の前記スキャンパス信号を対応する前記フリップフロ
ップのスキャンデータ入力端子に出力するセレクタ回路
と、 を備えてスキャンパス回路を構成することを特徴とする
半導体集積回路。 - 【請求項２】前記第１軸方向に直列形態に接続された複
数のフリップフロップの最終段フリップフロップの出力
をスキャンデータ出力端子にそれぞれ接続し、 前記第２軸方向に直列形態に接続された複数のフリップ
フロップの最終段フリップフロップの出力をスキャンデ
ータ出力端子にそれぞれ接続したことを特徴とする請求
項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7353628A JP2778568B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7353628A JP2778568B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09184873A JPH09184873A (ja) | 1997-07-15 |
| JP2778568B2 true JP2778568B2 (ja) | 1998-07-23 |
Family
ID=18432137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7353628A Expired - Fee Related JP2778568B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778568B2 (ja) |
-
1995
- 1995-12-28 JP JP7353628A patent/JP2778568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09184873A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8145964B2 (en) | Scan test circuit and scan test control method | |
| US5574731A (en) | Set/reset scan flip-flops | |
| EP0530835B1 (en) | Testing circuit provided in digital logic circuits | |
| JPH0746122B2 (ja) | 半導体集積論理回路 | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| US6073260A (en) | Integrated circuit | |
| US20050005214A1 (en) | Transparent latch circuit | |
| KR100336328B1 (ko) | 반도체집적회로 | |
| US6094736A (en) | Semiconductor integrated circuit device | |
| US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
| JPH0511027A (ja) | スキヤン回路を内蔵した集積回路 | |
| JP2778568B2 (ja) | 半導体集積回路 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| JP2746076B2 (ja) | 半導体集積回路、その設計方法およびそのテスト方法 | |
| KR101174679B1 (ko) | 반도체 집적회로 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| US5877648A (en) | Integrated circuit having a control circuit for controlling connection of monitor points to electrode pads | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| JPH1194916A (ja) | 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体 | |
| KR100504688B1 (ko) | 반도체칩테스트회로 | |
| JP2822724B2 (ja) | 論理集積回路 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JP3251748B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |
|
| LAPS | Cancellation because of no payment of annual fees |