KR101174679B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR101174679B1
KR101174679B1 KR1020050123850A KR20050123850A KR101174679B1 KR 101174679 B1 KR101174679 B1 KR 101174679B1 KR 1020050123850 A KR1020050123850 A KR 1020050123850A KR 20050123850 A KR20050123850 A KR 20050123850A KR 101174679 B1 KR101174679 B1 KR 101174679B1
Authority
KR
South Korea
Prior art keywords
scan
selector
circuit block
circuit
signal
Prior art date
Application number
KR1020050123850A
Other languages
English (en)
Other versions
KR20060070436A (ko
Inventor
히로유키 하나모리
겐지 아사이
히로시 야마사키
오사무 엔도
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20060070436A publication Critical patent/KR20060070436A/ko
Application granted granted Critical
Publication of KR101174679B1 publication Critical patent/KR101174679B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

스캔 분리 회로를 집약화하여 LSI 의 회로 규모의 증가를 억제한다.
회로 블록 (1A, 1B) 사이의 2 개의 신호선마다 1 개의 스캔 분리 회로 (10) 를 형성한다. 스캔 분리 회로 (10) 에는 스캔 패스를 구성하기 위한 셀렉터 (12) 와 FF (13) 에 더하여 2 개의 신호선 중 어느 하나를 선택하는 셀렉터 (11) 가 형성되며, 이 셀렉터 (11) 의 입력 선택 신호 (SL) 로서 테스트 입력 단자 (2) 로부터 스캔 패스를 통해 FF (13) 에 래치된 전환 제어용 데이터를 사용한다. 먼저, 스캔 패스를 통해 전환 제어용 데이터를 각 FF (13) 에 전송하고, 이 FF (13) 에 저장한 전환 제어용 데이터에 의해 셀렉터 (11) 를 전환해 2 개의 신호선 중 하나를 선택한다. 전환 제어용 데이터를 바꾸면 다른 쪽 신호선을 선택할 수 있다.
반도체 집적회로, 스캔 분리 블록, 셀렉터

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1 은 본 발명의 실시예 1 을 나타낸 LSI 의 개략 구성도.
도 2 는 종래의 스캔 분리 회로를 구비한 LSI 의 개략 구성도.
도 3 은 본 발명의 실시예 2 를 나타낸 LSI 의 개략 구성도.
도 4 는 본 발명의 실시예 3 을 나타낸 스캔 분리 회로의 구성도.
* 도면의 주요부분에 대한 부호의 설명*
1A, 1B : 회로 블록 10, 10A, 10B : 스캔 분리 회로
11, 12, 14 : 셀렉터 13 : FF (플립 플롭)
특허문헌 1 일본 공개특허공보 제2002-296323호
본 발명은 스캔 테스트 회로를 구비한 반도체 집적회로 (이하 「LSI」 라 함) 에 관한 것이다.
복잡한 기능을 구비한 LSI 에서는, 제조시의 테스트로서 스캔 테스트가 일반적으로 이용되고 있다. 스캔 테스트는 상기 특허문헌 1 에도 기재되어 있는 바 와 같이, LSI 를 구성하는 복수의 조합 회로 (회로 블록) 의 입력측과 출력측에 형성된 플립 플롭 (이하 「FF」라 함) 사이에 스캔 패스라 부르는 경로를 미리 형성해 두고, 테스트할 때 이들 FF 를 염주처럼 엮어 실시하는 테스트이다. 스캔 패스를 통해 테스트 데이터를 직렬로 각 FF 에 시프트하여 전송하고, 이것을 회로 블록에 병렬로 입력 데이터로서 부여한다. 한편, 회로 블록으로부터 병렬로 출력되는 처리 결과의 데이터는, 각 FF 에 일단 유지된 후 스캔 패스를 통해 직렬로 판독된다. 그리고, 테스트 데이터에 대응한 기대값이 얻어졌는지를 검사함으로써 회로 블록의 기능이 확인된다. 이러한 스캔 테스트에서는, 미리 회로 블록에 관해 네트리스트 등의 회로 구성 정보를 사용하여 각종 기능 시험에 따른 테스트 데이터와 그 기대값을 준비해 둘 필요가 있다.
그러나, 예를 들어, A 사가, 다른 B 사의 라이센스를 받아 특정한 회로 블록을 도입한 LSI 를 제조하는 경우, 그 특정한 회로 블록에 관한 회로 구성 정보가 얻어지지 않는 경우가 있다. 또한, 어떤 회로 블록의 고장 검출률을 접속 상대의 회로 구조에 영향을 받지 않게 하고자 하는 경우가 있다. 이러한 경우에는, 스캔 패스를 분리하여 테스트하기 위한 스캔 분리 회로가 사용된다.
도 2 는 종래의 스캔 분리 회로를 구비한 LSI 의 개략 구성도이다.
이 LSI 는 회로 블록 (1A, 1B) 과, 이들 사이를 접속하는 신호 (SA1～SAn) 마다 형성된 스캔 분리 회로 (301～30n) 를 갖고 있다. 각 스캔 분리 회로 (301～30n) 는 동일한 구성이며, 각각 셀렉터 (31, 33) 와 FF (32) 를 구비하고 있다.
즉, 스캔 분리 회로 (30) 는 회로 블록 (1A) 으로부터 입력 데이터 (DI) 가 부여되는 데이터 입력 단자 (34) 와, 외부 또는 전단의 스캔 분리 회로 (30) 로부터 스캔 데이터 (SDI) 가 부여되는 스캔 입력 단자 (35) 를 구비하고, 이 데이터 입력 단자 (34) 가 셀렉터 (31, 33) 의 제 1 입력측에 접속되며, 스캔 입력 단자 (35) 가 셀렉터 (31) 의 제 2 입력측에 접속되어 있다. 셀렉터 (31) 는 스캔 제어 단자 (36) 에 부여되는 스캔 제어 신호 (SEN) 에 의해 전환되게 되어 있다.
셀렉터 (31) 의 출력측은 FF (32) 의 입력측에 접속되며, 이 FF (32) 는 클록 단자 (37) 에 부여되는 클록 신호 (CLK) 에 의해 입력측의 데이터를 래치하는 것이다. FF (32) 의 출력측은 셀렉터 (33) 의 제 2 입력측과 스캔 출력 신호 (SDO) 가 출력되는 스캔 출력 단자 (38) 에 접속되어 있다. 셀렉터 (33) 는 선택 단자 (39) 에 부여되는 출력 선택 신호 (SEL) 에 의해 전환되고, 선택된 데이터가 데이터 출력 단자 (40) 로부터 출력 데이터 (DO) 로서 출력되어 회로 블록 (1B) 에 부여되게 된다.
초단(初段)의 스캔 분리 회로 (301) 의 스캔 입력 단자 (35) 는 외부로부터 테스트 데이터 (TDI) 가 직렬로 부여되는 테스트 입력 단자 (2) 에 접속되고, 종단의 스캔 분리 회로 (30n) 의 스캔 출력 단자 (38) 는 외부로 처리결과의 테스트 데이터 (TDO) 를 출력하기 위한 테스트 출력 단자 (3) 에 접속되어 있다.
다음으로, 동작을 설명한다.
회로 블록 (1B) 에 테스트 데이터를 부여하는 경우, 먼저 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (301～30n) 의 셀렉터 (31) 를 제 2 입력측으로 전환한다. 이로써, 테스트 입력 단자 (2) 로부터 각 스캔 분리 회로 (301～30n) 의 셀렉터 (31) 와 FF (32) 를 거쳐 테스트 출력 단자 (3) 에 이르는 스캔 패스가 형성된다.
다음으로, 클록 신호 (CLK) 에 동기하여 테스트 입력 단자 (2) 로부터 직렬로 n 비트의 테스트 데이터 (TDI) 를 차례로 입력한다. 이로써 스캔 분리 회로 (301～30n) 의 FF (32) 에 n 비트의 테스트 데이터 (TDI) 가 유지된다. 이 상태에서 출력 선택 신호 (SEL) 에 의해 각 스캔 분리 회로 (301～30n) 의 셀렉터 (33) 를 제 2 입력측으로 전환한다. 이로써 회로 블록 (1B) 에 n 비트의 테스트 데이터 (TDI) 가 병렬로 부여된다.
한편, 회로 블록 (1A) 의 처리 결과의 데이터를 판독하는 경우, 먼저 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (301～30n) 의 셀렉터 (31) 를 제 1 입력측으로 전환한다. 이로써 회로 블록 (1A) 의 신호 (SA1～SAn) 는 각각 스캔 분리 회로 (301～30n) 의 FF (32) 의 입력측에 부여된다. 이 상태에서 클록 신호 (CLK) 를 1 펄스만 부여하면, 회로 블록 (1A) 의 처리 결과의 신호 (SA1～SAn) 가 스캔 분리 회로 (301～30n) 의 FF (32) 에 각각 래치된다.
다음으로, 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (301～30n) 의 셀렉터 (31) 를 제 2 입력측으로 전환한다. 이로써, 테스트 입력 단자 (2) 로 부터 각 스캔 분리 회로 (301～30n) 의 셀렉터 (31) 와 FF (32) 를 거쳐 테스트 출력 단자 (3) 에 이르는 스캔 패스가 형성된다. 이 상태에서 클록 신호 (CLK) 를 부여하면, 스캔 분리 회로 (301～30n) 의 FF (32) 에 래치된 회로 블록 (1A) 의 처리 결과의 데이터가 이 클록 신호 (CLK) 에 동기하여 차례로 시프트되어 테스트 출력 단자 (3) 로부터 직렬로 n 비트의 테스트 데이터 (TD0) 로서 출력된다.
또한, 회로 블록 (1A) 의 처리 결과의 데이터를 시프트하여 테스트 출력 단자 (3) 로부터 판독할 때, 테스트 입력 단자 (2) 로부터 회로 블록 (1B) 에 대한 테스트 데이터를 시프트하여 부여함으로써 회로 블록 (1A) 으로부터의 처리 결과의 데이터 판독과 회로 블록 (1B) 에 대한 테스트 데이터의 공급을 동시에 실시할 수 있다.
통상 동작시에는, 출력 선택 신호 (SEL) 에 의해 각 스캔 분리 회로 (301～30n) 의 셀렉터 (33) 를 제 1 입력측으로 전환한다. 이로써 각 스캔 분리 회로 (301～30n) 의 데이터 입력 단자 (34) 가 셀렉터 (33) 를 통해 데이터 출력 단자 (40) 에 접속되고, 회로 블록 (1A) 의 신호 (SA1～SAn) 는 그대로 회로 블록 (1B) 에 전송된다.
그러나, 상기 LSI 에서는 대상이 되는 회로 블록 (1A, 1B) 사이의 신호 (SA1～SAn) 와 동일한 수의 스캔 분리 회로 (30) 가 필요해져 회로 규모가 증가한다. 스캔 분리 회로 (30) 는 제조시의 테스트에만 사용하고 통상 동작시에는 전혀 사용하지 않는 회로이기 때문에, 필요최소한의 회로 규모인 것이 바람직하다. 본 발명은, 스캔 분리 회로를 집약화함으로써 LSI 의 회로 규모의 증가를 억제하는 것을 목적으로 하고 있다.
본 발명은, 제 1 회로 블록 및 제 2 회로 블록과, 통상 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록 사이에서 신호를 주고받으며, 테스트 동작시에는 그 제 1 회로 블록과 그 제 2 회로 블록을 분리하는 스캔 분리 블록을 구비한 LSI 에 있어서, 제 1 회로 블록으로부터 제 2 회로 블록에 부여되는 2 개의 신호마다 다음과 같은 스캔 분리 블록을 형성한다.
즉, 이 스캔 분리 블록은, 제 1 회로 블록으로부터 출력되는 상기 2 개의 신호 중 어느 하나를 입력 선택 신호에 따라 선택하는 제 1 셀렉터와, 스캔 제어 신호가 부여되었을 때에는 외부 또는 전단의 스캔 분리 블록으로부터 부여되는 스캔 데이터를 선택하고, 그 스캔 제어 신호가 부여되지 않았을 때에는 상기 제 1 셀렉터의 출력 신호를 선택하는 제 2 셀렉터와, 클록 신호에 따라 상기 제 2 셀렉터의 출력 신호를 유지하여 외부 또는 후단의 스캔 분리 블록에 스캔 데이터로서 출력함과 함께, 제 1 셀렉터에 입력 선택 신호로서 부여하는 FF 와, 출력 선택 신호에 따라 상기 2 개의 신호 또는 상기 FF 의 출력 신호를 선택하여 제 2 회로 블록에 부여하는 제 3 셀렉터로 구성되어 있다.
(발명을 실시하기 위한 최선의 형태)
스캔 분리 블록을, 제 1 회로 블록으로부터 제 2 회로 블록에 부여되는 4 개의 신호마다 형성하도록 한다. 이 경우, 제 1 회로 블록으로부터 출력되는 4 개의 신호 중 어느 하나를, 외부 또는 전단의 스캔 분리 블록으로부터 부여되는 스캔 데이터를 제 1 입력 선택 신호로 하여 제 1 입력 선택 신호 및 제 2 입력 선택 신호의 조합에 따라 선택하는 제 1 셀렉터와, 스캔 제어 신호가 부여되었을 때에는 상기 외부 또는 전단의 스캔 분리 블록으로부터 부여되는 스캔 데이터를 선택하고, 그 스캔 제어 신호가 부여되지 않았을 때에는 상기 제 1 셀렉터의 출력 신호를 선택하는 제 2 셀렉터와, 클록 신호에 따라 상기 제 2 셀렉터의 출력 신호를 유지하고, 외부 또는 후단의 스캔 분리 블록에 스캔 데이터로서 출력함과 함께, 상기 제 1 셀렉터에 상기 제 2 입력 선택 신호로서 부여하는 FF 와, 출력 선택 신호에 따라 상기 4 개의 신호 또는 상기 FF 의 출력 신호를 선택하여 상기 제 2 회로 블록에 부여하는 제 3 셀렉터로 구성한다. 이로써 회로 규모의 증가를 더욱 억제할 수 있다.
(실시예 1)
도 1 은 본 발명의 실시예 1 을 나타낸 LSI 의 개략 구성도이고, 도 2 의 요소와 공통인 요소에는 공통 부호가 붙여져 있다.
이 LSI 는 회로 블록 (1A, 1B) 과, 이들 사이를 접속하는 신호 (SA1～SAn) 의 2 개의 신호선마다 형성된 스캔 분리 회로 (101～10m ; 단 m＝n/2) 를 갖고 있다. 각 스캔 분리 회로 (101～10m) 는 동일한 구성이며, 각각 셀렉터 (11, 12, 14a, 14b) 와 FF (13) 를 구비하고 있다.
스캔 분리 회로 (10) 는 회로 블록 (1A) 으로부터 1 쌍의 입력 데이터 (DIa, DIb) 가 부여되는 데이터 입력 단자 (15a, 15b) 와, 외부 또는 전단의 스캔 분리 회로 (10) 로부터 스캔 데이터 (SDI) 가 부여되는 스캔 입력 단자 (16) 를 구비하고, 이들 데이터 입력 단자 (15a, 15b) 가 각각 셀렉터 (11) 의 제 1 및 제 2 입력측에 접속됨과 함께 셀렉터 (14a, 14b) 의 제 1 입력측에 접속되어 있다. 셀렉터 (11) 의 출력측은 셀렉터 (12) 의 제 1 입력측에 접속되고, 스캔 입력 단자 (16) 가 이 셀렉터 (12) 의 제 2 입력측에 접속되어 있다. 셀렉터 (12) 는 스캔 제어 단자 (17) 에 부여되는 스캔 제어 신호 (SEN) 에 의해 전환되게 되어 있다.
셀렉터 (12) 의 출력측은 FF (13) 의 입력측에 접속되어 있다. FF (13) 는 클록 단자 (18) 에 부여되는 클록 신호 (CLK) 에 의해 입력측의 데이터를 래치하는 것이다. FF (13) 의 출력측은 셀렉터 (14a, 14b) 의 제 2 입력측과 스캔 출력 신호 (SDO) 가 출력되는 스캔 출력 단자 (19) 에 접속되어 있다. 그리고, FF (13) 의 출력 신호는 셀렉터 (11) 에 대한 입력 선택 신호 (SL) 로서 부여되어 있다. 셀렉터 (14a, 14b) 는 선택 단자 (20) 에 부여되는 출력 선택 신호 (SEL) 에 의해 전환되고, 선택된 데이터가 데이터 출력 단자 (21a, 21b) 에서 각각 출력 데이터 (DOa, DOb) 로서 출력되어 회로 블록 (1B) 에 부여되게 되어 있다.
초단의 스캔 분리 회로 (101) 의 스캔 입력 단자 (16) 는 외부에서 테스트 데이터 (TDI) 가 직렬로 부여되는 테스트 입력 단자 (2) 에 접속되고, 종단의 스캔 분리 회로 (10m) 의 스캔 출력 단자 (19) 는 외부에 처리 결과의 테스트 데이터 (TDO) 를 출력하기 위한 테스트 출력 단자 (3) 에 접속되어 있다. 또한, 중간의 스캔 분리 회로에서는 전단의 스캔 분리 회로의 스캔 출력 단자 (19) 가 후단의 스캔 분리 회로의 스캔 입력 단자 (16) 에 접속되어 있다.
이 LSI 에서는, 통상 동작시에 출력 선택 신호 (SEL) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (14a, 14b) 를 제 1 입력측으로 전환한다. 이로써, 각 스캔 분리 회로 (101～10m) 의 데이터 입력 단자 (15a, 15b) 가 각각 셀렉터 (14a, 14b) 를 통해 데이터 출력 단자 (21a, 21b) 에 접속되고, 회로 블록 (1A) 의 신호 (SA1～SAn) 는 그대로 회로 블록 (1B) 에 전송된다.
다음으로, 스캔 분리 회로 (10) 를 사용한 테스트 동작의 일례를 설명한다.
(1) 회로 블록 (1B) 에 테스트 데이터를 부여하는 경우
먼저, 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 2 입력측으로 전환한다. 이로써, 테스트 입력 단자 (2) 로부터 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 와 FF (13) 를 거쳐 테스트 출력 단자 (3) 에 이르는 스캔 패스가 형성된다.
다음으로, 클록 신호 (CLK) 에 동기하여 테스트 입력 단자 (2) 로부터 직렬로 m 비트의 테스트 데이터 (TDI) 를 차례로 입력한다. 이로써, 스캔 분리 회 로 (101～10m) 의 m 개의 FF (13) 에 m 비트의 테스트 데이터 (TDI) 가 유지된다. 이 상태에서 선택 신호 (SEL) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (14a, 14b) 를 제 2 입력측으로 전환한다. 이로써 회로 블록 (1B) 에 m×2 (＝n) 비트의 테스트 데이터 (TDI) 가 병렬로 부여된다. 단, 회로 블록 (1B) 의 쌍이 되는 입력단자, 즉 동일한 스캔 분리 회로 (10) 에 접속되는 2 개의 입력 단자에는 동일한 테스트 데이터가 부여된다.
(2) 회로 블록 (1A) 의 처리 결과의 데이터를 판독하는 경우
먼저, 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 2 입력측으로 전환하여, 테스트 입력 단자 (2) 로부터 각 스캔 분리 회로 (101～10m) 의 FF (13) 를 통과하는 스캔 패스를 형성한다. 그리고, 테스트 입력 단자 (2) 에 부여하는 테스트 데이터 (TDI) 를 "0" 으로 고정하여 클록 신호 (CLK) 를 부여함으로써 각 FF (13) 에 "0" 의 데이터를 유지시킨다. 이로써, 각 스캔 분리 회로 (101～10m) 의 셀렉터 (11) 에는 "0" 의 입력 선택 신호 (SL) 가 부여되기 때문에 데이터 입력 단자 (15a) 측이 선택된다.
다음으로, 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 1 입력측으로 전환한다. 이로써, 회로 블록 (1A) 의 홀수번째 신호 (SA1, SA3, ???, SAn-1) 가 각각 스캔 분리 회로 (101～10m) 의 FF (13) 의 입력측에 부여된다. 이 상태에서, 클록 신호 (CLK) 를 1 펄스만 부여하면 회로 블록 (1A) 의 처리 결과의 홀수번째 신호 (SA1～SAn-1) 가 스캔 분리 회로 (101～10m) 의 FF (13) 에 각각 래치된다.
그 후, 다시 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 2 입력측으로 전환한다. 이로써, 테스트 입력 단자 (2) 로부터 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 와 FF (13) 를 거쳐 테스트 출력 단자 (3) 에 이르는 스캔 패스가 형성된다. 이 상태에서 테스트 입력 단자 (2) 에 부여하는 테스트 데이터 (TDI) 를 "1" 에 고정하여 클록 신호 (CLK) 를 부여하면, 스캔 분리 회로 (101～10m) 의 FF (13) 에 래치된 회로 블록 (1A) 의 처리 결과의 홀수번째 데이터가 클록 신호 (CLK) 에 동기하여 차례로 시프트되고, 테스트 출력 단자 (3) 로부터 직렬로 m 비트의 테스트 데이터 (TDO) 로서 출력된다. 그리고, 각 스캔 분리 회로 (101～10m) 의 FF (13) 에는 "1" 의 데이터가 유지되고, 이번에는 셀렉터 (11) 에 의해 데이터 입력 단자 (15b) 측이 선택된다.
그리고, 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 1 입력측으로 전환한다. 이로써, 회로 블록 (1A) 의 짝수번째 신호 (SA2, SA4, ???, SAn) 가 각각 스캔 분리 회로 (101～10m) 의 FF (13) 의 입력측에 부여된다. 이 상태에서, 클록 신호 (CLK) 를 1 펄스만 부여하면 회로 블록 (1A) 의 처리 결과의 짝수번째 신호 (SA2～SAn) 가 스캔 분리 회로 (101～10m) 의 FF (13) 에 각각 래치된다.
그 후, 다시 스캔 제어 신호 (SEN) 에 의해 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 를 제 2 입력측으로 전환한다. 이로써, 테스트 입력 단자 (2) 로부터 각 스캔 분리 회로 (101～10m) 의 셀렉터 (12) 와 FF (13) 를 거쳐 테스트 출력 단자 (3) 에 이르는 스캔 패스가 형성된다. 이 상태에서 클록 신호 (CLK) 를 부여하면, 스캔 분리 회로 (101～10m) 의 FF (13) 에 래치된 회로 블록 (1A) 의 처리 결과의 짝수번째 데이터가 클록 신호 (CLK) 에 동기하여 차례로 시프트되어, 테스트 출력 단자 (3) 로부터 직렬로 m 비트의 테스트 데이터 (TDO) 로서 출력된다.
회로 블록 (1A) 의 처리 결과의 짝수번째 데이터를 시프트하여 테스트 출력 단자 (3) 로부터 판독할 때, 다음으로 회로 블록 (1B) 에 부여되는 테스트 데이터 (TDI) 를 테스트 입력 단자 (2) 로부터 입력하게 해 두면, 테스트 데이터 (TDO) 의 판독 완료와 동시에 스캔 분리 회로 (101～10m) 의 FF (13) 에 테스트 데이터 (TDI) 의 전송을 완료시킬 수 있다.
이상과 같이 이 실시예 1 의 LSI 는, 종래의 스캔 분리 회로 (30) 대신에 셀렉터를 2 개만 추가한 스캔 분리 회로 (10) 를 사용함으로써 스캔 분리 회로의 수를 반감시키고 있다. 이로써 회로 규모의 증가를 억제할 수 있다는 이점이 있다. 또한, 이 스캔 분리 회로 (10) 에서는 회로 블록 (1B) 에 부여하는 테스트 데이터의 조합에 제약이 생기는데, 항상 동일한 데이터가 부여되는 신호선을 조합하여 동일한 스캔 분리 회로 (10) 에 접속하는 등의 대책을 채용하면 실용상 지장 은 없다고 생각된다.
(실시예 2)
도 3 은 본 발명의 실시예 2 를 나타낸 LSI 의 개략 구성도이고, 도 1 의 요소와 공통인 요소에는 공통 부호가 붙여져 있다.
실시예 1 의 LSI 는 회로 블록 (1A, 1B) 사이의 신호선 2 개마다 1 개의 스캔 분리 회로 (10) 를 형성하고 있었지만, 이 실시예 2 에서는 회로 블록 (1A, 1B) 사이의 신호선 4 개마다 스캔 분리 회로 (10A) 를 형성함으로써 회로 규모의 증가를 더 억제하도록 하고 있다.
각 스캔 분리 회로 (10A) 는 동일한 구성이며, 각각 4 입력의 셀렉터 (11A) 와, 2 입력의 셀렉터 (12, 14a～14d) 와, FF (13) 로 구성되어 있다. 또한, 스캔 분리 회로 (10A) 는 회로 블록 (1A) 에서 4 개의 신호선을 통해 입력 데이터 (DIa～DId) 가 부여되는 데이터 입력 단자 (15a～15d) 와, 외부 또는 전단의 스캔 분리 회로 (10A) 로부터 스캔 데이터 (SDI) 가 부여되는 스캔 입력 단자 (16) 를 갖고 있다. 데이터 입력 단자 (15a～15d) 는 각각 셀렉터 (11A) 의 제 1～제 4 입력측에 접속됨과 함께 셀렉터 (14a～14d) 의 제 1 입력측에 접속되어 있다. 셀렉터 (11A) 의 출력측은 셀렉터 (12) 의 제 1 입력측에 접속되고, 스캔 입력 단자 (16) 가 이 셀렉터 (12) 의 제 2 입력측에 접속되어 있다.
셀렉터 (12) 의 출력측은 FF (13) 의 입력측에 접속되고, 이 FF (13) 의 출력측이 셀렉터 (14a～14d) 의 제 2 입력측과 스캔 출력 단자 (19) 에 접속되어 있다. 그리고, FF (13) 의 출력 신호는 셀렉터 (11A) 에 입력 선택 신호 (SLa) 로서 부여되어 있다. 또한, 이 셀렉터 (11A) 에는 스캔 입력 단자 (16) 에 부여되는 스캔 데이터 (SDI) 가 입력 선택 신호 (SLb) 로서 부여되고, 이들 입력 선택 신호 (SLa, SLb) 의 조합에 의해 4 개의 입력신호 중 어느 하나가 선택되게 되어 있다.
셀렉터 (14a～14d) 는 선택 단자 (20) 에 부여되는 출력 선택 신호 (SEL) 에 의해 전환되고, 선택된 데이터가 데이터 출력 단자 (21a～21d) 로부터 각각 출력 데이터 (DOa～DOd) 로서 출력되어, 회로 블록 (1B) 에 부여되게 되어 있다. 그 밖의 구성은 도 1 과 마찬가지이다.
이 LSI 에서, 스캔 분리 회로 (10A) 를 통해 회로 블록 (1B) 에 테스트 데이터를 부여하는 경우의 동작은, 각 스캔 분리 회로 (10A) 의 FF (13) 에 유지된 테스트 데이터 (TDI) 가 4 개의 신호선에 공통으로 주어지는 것을 제외하고 실시예 1 과 마찬가지이다.
또한, 이 LSI 에서 스캔 분리 회로 (10A) 를 통해 회로 블록 (1A) 의 처리 결과의 데이터를 판독하는 경우의 동작은, 각 스캔 분리 회로 (10A) 의 FF (13) 에 유지되어 부여되는 입력 선택 신호 (SLa) 와, 외부 또는 전단의 스캔 분리 회로 (10A) 로부터 스캔 입력 단자 (16) 에 주어지는 입력 선택 신호 (SLb) 의 조합에 따라 4 개의 신호선 중에서 선택된 1 개의 신호선의 데이터가 판독되는 것을 제외하고 실시예 1 과 마찬가지이다. 따라서, 입력 선택 신호 (SLa, SLb) 를 4 가지의 조합이 되도록 변경함으로써 처리 결과의 데이터를 전부 판독할 수 있다.
이상과 같이 이 실시예 2 의 LSI 는 종래의 스캔 분리 회로 (30) 대신에 4 입력의 셀렉터를 1 개, 2 입력의 셀렉터를 3개만 추가한 스캔 분리 회로 (10A) 를 사용함으로써 스캔 분리 회로의 수를 1/4 로 감소시키고 있다. 이로써 회로 규모의 증가를 더 억제할 수 있다는 이점이 있다. 또한, 이 스캔 분리 회로 (10A) 에서는 실시예 1 과 마찬가지로 회로 블록 (1B) 에 부여하는 테스트 데이터의 조합에 제약이 생기지만, 동일한 대책을 채용함으로써 실용상 지장은 없다고 생각된다.
(실시예 3)
도 4 는 본 발명의 실시예 3 을 나타낸 스캔 분리 회로의 구성도이다.
이 스캔 분리 회로 (10B) 는 도 1 의 스캔 분리 회로 (10) 대신에 형성된 것으로, 도 1 의 요소와 공통인 요소에는 공통 부호가 붙여져 있다.
도 1 의 스캔 분리 회로 (10) 에서는 데이터 입력 단자 (15a, 15b) 를 셀렉터 (11) 의 입력측에 접속하고 있지만, 이 스캔 분리 회로 (10B) 에서는 셀렉터 (14a, 14b) 의 출력측을 셀렉터 (11) 의 입력측에 접속하고 있다. 그 밖의 구성은 도 1 과 마찬가지이다.
이 스캔 분리 회로 (10B) 에서는, 회로 블록 (1A) 의 처리 결과의 데이터를 판독하는 경우에 출력 선택 신호 (SEL) 에 의해 제 1 셀렉터 (14a, 14b) 를 제 1 입력측으로 전환하여, 데이터 입력 단자 (15a, 15b) 로부터 입력된 입력 데이터 (DIa, DIb) 를 제 1 셀렉터 (14a, 14b) 를 통해 제 2 셀렉터 (11) 에 입력하고, 이 제 2 셀렉터 (11) 로 선택된 입력 데이터 (DIa ; 또는 DIb) 를 제 3 셀렉터 (12) 를 통해 FF (13) 에 래치하도록 하고 있다. FF (13) 으로부터 유지 신호가 출력된다.
따라서, 이 실시예 3 의 스캔 분리 회로 (10B) 는 실시예 1 과 동일한 이점에 더하여, 데이터 입력 단자 (15a, 15b) 로부터 셀렉터 (14a, 14b) 를 거쳐 데이터 출력 단자 (21a, 21b) 에 이르는 경로가 정상인 것을 포함하여 테스트할 수 있다는 이점이 있다.
본 발명에서는, 2 개의 신호마다 1 개의 스캔 분리 블록을 형성하고 있기 때문에, 1 개의 신호마다 스캔 분리 블록을 형성하는 종래의 LSI 에 비하여 스캔 분리 회로가 집약화되어 LSI 의 회로 규모의 증가를 억제할 수 있다는 효과가 있다.

Claims (3)

  1. 제 1 회로 블록 및 제 2 회로 블록과, 통상 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록 사이에서 신호를 주고받으며, 테스트 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록을 분리하는 스캔 분리 블록을 구비한 반도체 집적회로로서,
    상기 스캔 분리 블록은, 상기 제 1 회로 블록으로부터 상기 제 2 회로 블록에 부여되는 2 개의 신호마다 형성되며,
    상기 제 1 회로 블록으로부터 출력되는 상기 2 개의 신호 중 어느 하나를 입력 선택 신호에 따라 선택하는 제 1 셀렉터와,
    스캔 제어 신호가 부여되었을 때에는 외부 또는 전단의 상기 스캔 분리 블록으로부터 부여되는 스캔 데이터를 선택하고, 상기 스캔 제어 신호가 부여되지 않았을 때에는 상기 제 1 셀렉터의 출력 신호를 선택하는 제 2 셀렉터와,
    클록 신호에 따라 상기 제 2 셀렉터의 출력 신호를 유지하여, 상기 외부 또는 후단의 상기 스캔 분리 블록에 상기 스캔 데이터로서 출력함과 함께, 상기 제 1 셀렉터에 상기 입력 선택 신호로서 부여하는 플립 플롭과,
    출력 선택 신호에 따라 상기 2 개의 신호 또는 상기 플립 플롭의 출력 신호를 선택하여 상기 제 2 회로 블록에 부여하는 제 3 셀렉터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 회로 블록 및 제 2 회로 블록과, 통상 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록 사이에서 신호를 주고받으며, 테스트 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록을 분리하는 스캔 분리 블록을 구비한 반도체 집적회로로서,
    상기 스캔 분리 블록은, 상기 제 1 회로 블록으로부터 상기 제 2 회로 블록에 부여되는 4 개의 신호마다 형성되며,
    상기 제 1 회로 블록으로부터 출력되는 상기 4 개의 신호 중 어느 하나를, 외부 또는 전단의 상기 스캔 분리 블록으로부터 부여되는 스캔 데이터를 제 1 입력 선택 신호로 하여 그 제 1 입력 선택 신호 및 제 2 입력 선택 신호의 조합에 따라 선택하는 제 1 셀렉터와,
    스캔 제어 신호가 부여되었을 때에는 상기 외부 또는 상기 전단의 상기 스캔 분리 블록으로부터 부여되는 상기 스캔 데이터를 선택하고, 상기 스캔 제어 신호가 부여되지 않았을 때에는 상기 제 1 셀렉터의 출력 신호를 선택하는 제 2 셀렉터와,
    클록 신호에 따라 상기 제 2 셀렉터의 출력 신호를 유지하여, 상기 외부 또는 후단의 상기 스캔 분리 블록에 상기 스캔 데이터로서 출력함과 함께, 상기 제 1 셀렉터에 상기 제 2 입력 선택 신호로서 부여하는 플립 플롭과,
    출력 선택 신호에 따라 상기 4 개의 신호 또는 상기 플립 플롭의 출력 신호를 선택하여 상기 제 2 회로 블록에 부여하는 제 3 셀렉터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  3. 제 1 회로 블록 및 제 2 회로 블록과, 통상 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록 사이에서 신호를 주고받으며, 테스트 동작시에는 상기 제 1 회로 블록과 상기 제 2 회로 블록을 분리하는 스캔 분리 블록을 구비한 반도체 집적회로로서,
    상기 스캔 분리 블록은, 상기 제 1 회로 블록으로부터 제 2 회로 블록에 부여되는 2 개의 신호마다 형성되며,
    상기 제 1 회로 블록으로부터 출력되는 상기 2 개의 신호 또는 유지 신호를 출력 선택 신호에 따라 선택하여 상기 제 2 회로 블록에 부여하는 제 1 셀렉터와,
    상기 제 1 셀렉터로부터 출력되는 상기 2 개의 신호 중 어느 하나를 입력 선택 신호에 따라 선택하는 제 2 셀렉터와,
    스캔 제어 신호가 부여되었을 때에는 외부 또는 전단의 상기 스캔 분리 블록으로부터 부여되는 스캔 데이터를 선택하고, 상기 스캔 제어 신호가 부여되지 않았을 때에는 상기 제 2 셀렉터의 출력 신호를 선택하는 제 3 셀렉터와,
    클록 신호에 따라 상기 제 3 셀렉터의 출력 신호를 유지하여, 상기 외부 또는 후단의 상기 스캔 분리 블록에 상기 유지신호를 상기 스캔 데이터로서 출력함과 함께, 상기 제 2 셀렉터에 상기 유지신호를 상기 입력 선택 신호로서 부여하는 플립 플롭을 구비하는 것을 특징으로 하는 반도체 집적회로.
KR1020050123850A 2004-12-20 2005-12-15 반도체 집적회로 KR101174679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00367220 2004-12-20
JP2004367220A JP4563791B2 (ja) 2004-12-20 2004-12-20 半導体集積回路

Publications (2)

Publication Number Publication Date
KR20060070436A KR20060070436A (ko) 2006-06-23
KR101174679B1 true KR101174679B1 (ko) 2012-08-16

Family

ID=36597620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123850A KR101174679B1 (ko) 2004-12-20 2005-12-15 반도체 집적회로

Country Status (4)

Country Link
US (1) US7373570B2 (ko)
JP (1) JP4563791B2 (ko)
KR (1) KR101174679B1 (ko)
CN (1) CN1793999B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8302065B2 (en) * 2006-03-13 2012-10-30 Freescale Semiconductor, Inc. Device and method for testing a device
JP4999632B2 (ja) * 2007-10-12 2012-08-15 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路
WO2016023216A1 (zh) 2014-08-15 2016-02-18 华为技术有限公司 测试装置和可测试性异步电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020184582A1 (en) 2001-05-29 2002-12-05 Bahram Pouya Test access mechanism for supporting a configurable built-in self-test circuit and method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257990A (ja) * 1988-08-24 1990-02-27 Mitsubishi Electric Corp Ｌｓｉテスト回路
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
JPH06324113A (ja) * 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路
JP3695768B2 (ja) * 1993-12-20 2005-09-14 株式会社東芝 テスト回路の検証方法
TW307927B (ko) * 1994-08-29 1997-06-11 Matsushita Electric Ind Co Ltd
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
US5889788A (en) * 1997-02-03 1999-03-30 Motorola, Inc. Wrapper cell architecture for path delay testing of embedded core microprocessors and method of operation
US6412098B1 (en) * 1998-06-30 2002-06-25 Adaptec, Inc. Scan cell including a propagation delay and isolation element
KR100308189B1 (ko) * 1998-09-17 2001-11-30 윤종용 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로
JP2002296323A (ja) 2001-03-29 2002-10-09 Matsushita Electric Ind Co Ltd スキャンテスト回路、およびスキャンテスト方法
CN1391351A (zh) * 2001-06-12 2003-01-15 松下电器产业株式会社 半导体集成电路装置和半导体集成电路装置的设计方法
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
JP4234357B2 (ja) * 2002-05-29 2009-03-04 川崎マイクロエレクトロニクス株式会社 半導体集積回路の故障解析方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020184582A1 (en) 2001-05-29 2002-12-05 Bahram Pouya Test access mechanism for supporting a configurable built-in self-test circuit and method thereof

Also Published As

Publication number Publication date
US7373570B2 (en) 2008-05-13
KR20060070436A (ko) 2006-06-23
CN1793999B (zh) 2010-04-07
JP4563791B2 (ja) 2010-10-13
CN1793999A (zh) 2006-06-28
US20060136796A1 (en) 2006-06-22
CN1793999C (ko)
JP2006170929A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
JP4802139B2 (ja) 半導体集積回路モジュール
US7293211B2 (en) Semiconductor integrated circuit
US7120844B2 (en) System and method for performing scan test with single scan clock
US20110060952A1 (en) Semiconductor integrated circuit
JP2638281B2 (ja) スキャンパス回路
KR100336328B1 (ko) 반도체집적회로
KR20060055393A (ko) 스캔 테스트 회로
KR101174679B1 (ko) 반도체 집적회로
US6370663B1 (en) Semiconductor integrated circuit
KR100413763B1 (ko) 탭드 코아 선택회로를 구비하는 반도체 집적회로
US20130166978A1 (en) Integrated circuit
US7146549B2 (en) Scan-path flip-flop circuit for integrated circuit memory
JP2003121497A (ja) 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置
JPH09243705A (ja) 半導体論理集積回路
KR100532747B1 (ko) 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체
JP2002005998A (ja) 集積回路のテスト方法およびテスト回路
JP2002009238A (ja) スキャンパス設計方法
EP1368670B1 (en) Test circuitry of an integrated circuit comprising only one selection element for each signal path
JP2006162490A (ja) スキャンテスト回路
JP2778568B2 (ja) 半導体集積回路
JPH09320290A (ja) シフトレジスタ
JP2012230036A (ja) スキャンテスト回路及びスキャンテスト方法、スキャンテスト回路を備える半導体集積回路
JPH06160479A (ja) 半導体論理集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee