CN1793999B - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1793999B
CN1793999B CN2005101377063A CN200510137706A CN1793999B CN 1793999 B CN1793999 B CN 1793999B CN 2005101377063 A CN2005101377063 A CN 2005101377063A CN 200510137706 A CN200510137706 A CN 200510137706A CN 1793999 B CN1793999 B CN 1793999B
Authority
CN
China
Prior art keywords
selector
scan
circuit
module
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101377063A
Other languages
English (en)
Other versions
CN1793999A (zh
Inventor
花盛博幸
浅井宪二
山崎浩司
远藤修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1793999A publication Critical patent/CN1793999A/zh
Application granted granted Critical
Publication of CN1793999B publication Critical patent/CN1793999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

为了使扫描分离电路集成化、抑制LSI的电路规模增加，提供了一种半导体集成电路，其中针对电路模块(1A，1B)间的每2条信号线，设置一个扫描分离电路(10)。在扫描分离电路(10)中，除了构成扫描路径的选择器(12)和FF(13)外，还设置了用以选择2条信号线中的任一条的选择器(11)，并从测试输入端子(2)经扫描路径、利用被锁存在FF(13)中的切换控制用数据作为该选择器(11)的输入选择信号SL。首先，经扫描路径向各FF(13)中传送切换控制用数据，并依据存储在该FF(13)中的切换控制用数据来切换选择器(11)并选择2条信号线中的一条。如果调换切换控制用数据，则能够选择另一信号线。

Description

半导体集成电路
技术领域
本发明涉及具备扫描测试电路的半导体集成电路(以下称之为“LSI”)。
背景技术
(专利文献1)特开2002-296323号公报
在功能复杂的LSI中，一般使用扫描测试作为制造时的测试。如上述专利文献1中所记载的那样，扫描测试就是在设置在构成LSI的多个组合电路(电路模块)的输入侧和输出侧的触发器(以下称之为“FF”)之间预先设定被称为扫描路径的路径，在进行测试时使这些FF成串地来进行测试。通过扫描路径将测试数据串行地移位并传送到各FF中，并将其作为输入数据并行地提供给电路模块。反之，从电路模块并行输出的处理结果数据被暂时保持在各FF中，然后通过扫描路径被串行地读出。然后，通过检查是否得到了与测试数据相对应的期望值来确认电路模块的功能。在这样的扫描测试中，需要与电路模块相关地预先利用网络表等电路结构信息，来准备与各种功能试验相对应的测试数据及其期望值。
但是，在例如A公司从另一B公司接受许可、制造组装了特定电路模块的LSI的情况下，存在不能得到与该特定电路模块相关的电路结构信息的情况。而且，还存在不希望某个电路模块的故障检出率影响到与之连接的电路结构的情况。在这样的情况下，就用到了用于分离扫描路径以进行测试的扫描分离电路。
图2是具备了扫描分离电路的现有LSI的结构概略图。
该LSI具有电路模块1A、1B，以及为连接在它们之间的每个信号SA1～SAn而设置的扫描分离电路301～30n。各扫描分离电路301～30n的结构相同，并分别具备选择器31，33和FF 32。
即，扫描分离电路30具有从电路模块1A提供输入数据DI的数据输入端子34和从外部或前级扫描分离电路30提供扫描数据SDI的扫描输入端子35。该数据输入端子34与选择器31、33的第一输入侧连接，扫描输入端子35与选择器31的第二输入侧连接。依据提供给扫描控制端子36的扫描控制信号SEN来切换选择器31。
选择器31的输出侧与FF32的输入侧相连接，该FF 32依据提供给时钟端子37的时钟信号CLK来锁存输入侧的数据。FF 32的输出侧与选择器33的第二输入侧以及输出输出信号SDO的扫描输出端子38相连接。依据提供给选择端子39的输出选择信号SEL来切换选择器33，将所选择的数据作为输入数据DO从数据输出端子40予以输出，并将其提供给电路模块1B。
初级扫描分离电路301的扫描输入端子35与从外部串行提供测试数据TDI的测试输入端子2相连接，而终级扫描分离电路30n的扫描输出端子38与用于向外部输出作为处理结果的测试数据TDO的测试输出端子3相连接。
下面说明其动作。
在向电路模块1B提供测试数据的情况下，首先，依据扫描控制信号SEN，将各扫描分离电路301～30n的选择器31切换到第二输入侧。由此，形成了从测试输入端子2开始、经过各扫描分离电路301～30n的选择器31和触发器FF 32、到测试输出端子3为止的扫描路径。
接着，与时钟信号CLK相同步地从测试输入端子2顺次串行输入n位测试数据TDI。由此，将n位测试数据TDI保持在扫描分离电路301～30n的FF 32中。在此状态下，依据输出选择信号SEL，将各扫描分离电路301～30n的选择器33切换到第二输入侧。这样，n位的测试数据TDI被并行提供给电路模块1B。
反之，在读出电路模块1A的处理结果数据的情况下，首先，依据扫描控制信号SEN，将各扫描分离电路301～30n的选择器31切换到第一输入侧。由此，电路模块1A的信号SA1～SAn被分别提供给扫描分离电路301～30n的FF32的输入侧。在这种状态下，仅提供1个脉冲的时钟信号CLK，电路模块1A的处理结果信号SA1～SAn就被分别锁存到扫描分离电路301～30n的触发器FF 32中。
接着，依据扫描控制信号SEN，将各扫描分离电路301～30n的选择器31切换到第二输入侧。这样，就形成了从测试输入端子2开始、经过各扫描分离电路301～30n的选择器31和触发器FF 32、到测试输出端子3为止的扫描路径。在该状态下提供时钟信号CLK时，被锁存在扫描分离电路301～30n的触发器FF 32中的、电路模块1A的处理结果数据与该时钟信号CLK相同步地被顺次移位，并作为n位测试数据TDO从测试输出端子3被串行输出。
通过在对电路模块1A的处理结果数据移位后从测试输出端子3中读出时，移位并提供从测试输入端子2给电路模块1B的测试数据，能够在读出来自电路模块1A的处理结果数据的同时向电路模块1B提供测试数据。
在进行通常的动作时，依据输出选择信号SEL将各扫描分离电路301～30n的选择器33切换到第一输入侧。由此，扫描分离电路301～30n的数据输入端子34经选择器33连接到数据输出端子40，并且电路模块1A的信号SA1～SAn被原封不动地传送到电路模块1B。
发明内容
但是，在上述LSI中，需要具有与作为对象的、电路模块1A，1B间的信号SA1～SAn相同数量的扫描分离电路30，从而增加了电路规模。由于扫描分离电路30是仅在制造时的测试中使用、而在通常动作时完全不用的电路，因此希望电路规模达到必要的最小限度，因此本发明的目的在于通过集中扫描分离电路来抑制LSI电路规模的增加。
本发明在包括第一电路块模块及第二电路模块，以及在通常动作时在所述第一电路模块和第二电路模块之间交接信号、而在测试动作时切分该第一电路模块和该第二电路模块的扫描分离模块的LSI中，针对每2个从所述第一电路模块提供给所述第二电路模块的信号，设置一个如下所述的扫描分离模块。
即，该扫描分离模块包括：第一选择器，该第一选择器根据输入选择信号选择从所述第一电路模块输出的所述2个信号中的某一个；第二选择器，该第二选择器在扫描控制信号被提供时选择从外部或前级扫描分离模块提供的扫描数据，而在该扫描控制信号未被提供时选择所述第一选择器的输出信号；触发器FF，该FF根据时钟信号保持所述第二选择器的输出信号，并将其作为扫描数据输出到外部或后级扫描分离模块，同时将其作为所述输入选择信号提供给所述第一选择器；以及第三选择器，该第三选择器根据输出选择信号，选择所述2个信号或所述FF的输出信号，并将其提供给所述第二电路模块。
在本发明中，由于每2个信号就设置一个扫描分离电路，从而与针对每1个信号设置一个扫描分离电路的现有LSI相比，实现了集中扫描分离电路，并抑制了LSI的电路规模增加的效果。
每4个从第一电路模块提供给第二电路模块的信号设置一个扫描分离模块。这时，包括第一选择器，该第一选择器以从外部或前级扫描分离模块提供的扫描数据为第一输入选择信号，根据该第一输入选择信号及第二输入选择信号的组合，选择从所述第一电路模块输出的所述4个信号中的某一个；第二选择器，该第二选择器在扫描控制信号被提供时选择从外部或前级扫描分离模块提供的扫描数据，而在该扫描控制信号未被提供时选择所述第一选择器的输出信号；触发器，该触发器根据时钟信号保持所述第二选择器的输出信号，并将其作为扫描数据输出到外部或后级扫描分离模块，同时将其作为所述第二输入选择信号提供给所述第一选择器；以及第三选择器，该第三选择器根据输出选择信号，选择所述4个信号或所述触发器的输出信号，并将其提供给所述第二电路模块。由此，能够进一步抑制电路规模的增加。
附图说明
图1是表示本发明实施例1的LSI的概略结构图。
图2是现有的、具备扫描分离电路的LSI的概略结构图。
图3是表示本发明实施例2的LSI的概略结构图。
图4是是表示本发明实施例3的扫描分离电路的结构图。
具体实施方式
(实施例1)
图1是表示本发明实施例1的LSI的概略结构图。与图2中相同的元件具有相同的标号。
该LSI具有电路模块1A、1B以及为连接在其间的信号SA1～SAn的每2条信号线设置一个扫描分离电路101～10m(其中，m＝n/2)。各扫描分离电路101～10m的结构相同，并分别具备选择器11，12，14a，14b和FF 13。
扫描分离电路10具有从电路模块1A提供1对输入数据DI a、DI b的数据输入端子15a、15b，和从外部或前级扫描分离电路10提供扫描输入信号SDI的扫描输入端子16，这些数据输入端子15a、15b在分别与选择器11的第一及第二输入侧相连接的同时，与选择器14a、14b的第一输入侧相连接。选择器11的输出侧与选择器12的第一输入侧相连接，扫描输入端子16与该选择器12的第二输入侧相连接。依据提供给扫描控制端子17的扫描控制信号SEN来切换选择器12。
选择器12的输出侧与FF 13的输入侧相连接。FF 13依据提供给时钟端子18的时钟信号CLK来锁存输入侧的数据。FF 13的输出侧连接到选择器14a、14b的第二输入侧和输出扫描输出信号SDO的扫描输出端子19。而且，FF 13的输出信号作为给选择器11的输入选择信号SL而被提供。依据提供给选择端子20的输出选择信号SEL来切换选择器14a、14b，所选择的数据作为输出数据DO a、DOb而分别从数据输出端子21a、21b被输出，并提供给电路模块1B。
初级扫描分离电路101的扫描输入端子16与从外部串行提供测试数据TDI的测试输入端子2相连接，而终级扫描分离电路10m的扫描输出端子19与用于向外部输出作为处理结果的测试数据TDO的测试输出端子3相连接。在中间级的扫描分离电路中，前级扫描分离电路的扫描输出端子19与后级扫描分离电路的扫描输入端子16相连接。
在该LSI中，在通常动作时依据输出选择信号SEL将扫描分离电路101～10m的选择器14a、14b切换到第一输入侧。由此，各扫描分离电路101～10m的数据输入端子15a、15b分别经选择器14a、14b连接到数据输出端子21a、21b，并且电路模块1A的信号SA1～San被原封不动地传送到电路模块1B。
下面，说明利用扫描分离电路10的测试动作的一个例子。
(1)在向电路模块1B提供测试数据的情况下：
首先，依据扫描控制信号SEN，将各扫描分离电路101～10m的选择器12切换到第二输入侧。由此，形成了从测试输入端子2开始、经过各扫描分离电路101～10m的选择器12和触发器FF 13、到测试输出端子3为止的扫描路径。
接着，与时钟信号CLK相同步地从测试输入端子2顺次串行输入m位测试数据TDI。由此，将m位测试数据TDI保持在扫描分离电路101～10m的m个FF 13中。在此状态下，依据输出选择信号SEL，将各扫描分离电路101～10m的选择器14a、14b切换到第二输入侧。这样，m×2(＝n)位的测试数据TDI被并行提供给电路模块1B。其中，与电路模块1B成对的输入端子、即同样连接到扫描分离电路10的2个输入端子中被提供以相同的数据。
(2)在读出电路模块1A的处理结果数据的情况下：
首先，依据扫描控制信号SEN，将各扫描分离电路101～10m的选择器12切换到第二输入侧。这样，就形成了从测试输入端子2开始、经过各扫描分离电路101～10m的FF 13的扫描路径。然后，将提供给测试输入端子2的测试数据TDI固定为“0”，并通过提供时钟信号CLK而在各FF 13中保持数据“0”。由此，由于向扫描分离电路101～10m的选择器11中提供了输入选择信号SL“0”，因此选择数据输入端子15a一侧。
接着，依据扫描控制信号SEN，将各扫描分离电路101～10m的选择器12切换到第一输入侧。由此，电路模块1A的第奇数个信号SA1、SA3、…、SA n-1被分别提供给扫描分离电路101～10m的FF 13的输入侧。在这种状态下，仅提供1个脉冲的时钟信号CLK，作为电路模块1A的处理结果的第奇数个信号SA1～SAn-1就被分别锁存到扫描分离电路101～10m的FF 13中。
之后，依据扫描控制信号SEN，将各扫描分离电路101～10m的选择器12切换到第二输入侧。这样，就形成了从测试输入端子2开始、经过各扫描分离电路101～10m的选择器12和FF 13、到测试输出端子3为止的扫描路径。在该状态下提供时钟信号CLK时，被锁存在扫描分离电路101～10m的FF 13中的、作为电路模块1A的处理结果的第偶数个数据与该时钟信号CLK相同步地被顺次移位，并作为m位测试数据TDO从测试输出端子3被串行输出。
在对作为电路模块1A的处理结果的第偶数个数据进行移位后从测试输出端子3中读出时，如果从测试输入端子2接着输入提供给电路模块1B的测试数据TDI，则能够在完成读出测试数据TDO的同时，完成向扫描分离电路101～10m的FF 13传送测试数据TDI。
如上所述，本实施例1的LSI通过利用仅追加了2个选择器的扫描分离电路10来代替现有的扫描分离电路30，使扫描分离电路的数量减少了一半。由此，具有能够抑制电路规模增加的优点。另外，在该扫描分离电路10中，虽然在组合提供给电路模块1B的测试数据的方面产生了限制，但只要采用组合平常提供相同数据的信号线并将这些信号线连接到同一个扫描分离电路10等对策，在实际使用中就不会有障碍。
(实施例2)
图3是表示本发明实施例2的LSI的概略结构图，与图1中相同的元件具有相同的标号。
在实施例1的LSI中，为电路模块1A、1B间的每2条信号线设置一个扫描分离电路10，但在本实施例2中，通过为电路模块1A、1B间的每4条信号线设置一个扫描分离电路10，来进一步抑制电路规模的增加。
各扫描分离电路10的结构相同，分别由4输入选择器11 A、2输入选择器12、14a～14d及FF 13构成。扫描分离电路10A具有从电路模块1A经4条信号线提供输入数据DI a～DI d的数据输入端子15a～15d，和从外部或前级扫描分离电路10A提供扫描数据SDI的扫描输入端子16。数据输入端子15a～15d在分别与选择器11A的第一～第四输入侧相连接的同时，与选择器14a～14d的第一输入侧相连接。选择器11A的输出侧与选择器12的第一输入侧相连接，扫描输入端子16与该选择器12的第二输入侧相连接。
选择器12的输出侧与FF 13的输入侧相连接。该FF 13的输出侧与选择器14a～14d的第二输入侧及扫描输出端子19相连接。而且，FF 13的输出信号作为输入选择信号SL被提供给选择器11A。提供给扫描输入端子16的扫描数据SDI作为输入选择信号SLb被提供给该选择器11A，利用这些输入选择信号SLa、SLb的组合，来选择4个输入信号内的任何一个。
依据提供给选择端子20的输出选择信号SEL来切换选择器14a～14d，并将所选择的数据分别作为输出数据DO a～DO d而从数据输出端子21a～21d输出，并提供给电路模块1B。其它结构与图1相同。
在该LSI中，除了被保持在各扫描分离电路10A的FF 13中的测试数据TDI被共同提供给4条信号线这一点以外，在经扫描分离电路10A向电路模块1B提供测试数据时的动作与实施例1相同。
另外，在该LSI中，除了依据被保持并提供给各扫描分离电路10A的FF 13的输入选择信号SLa、和从外部或前级扫描分离电路10A提供给扫描输入端子16的输入选择信号SLb的组合来读出从4条信号线中选择的1条信号线的数据这一点以外，在经扫描分离电路10A读取电路模块1A的处理结果数据时的动作与实施例1相同。从而，通过在输入选择信号SLa、SLb的4种组合中进行变更，能够读出全部处理结果数据。
如上所述，本实施例2的LSI通过利用仅追加了1个4输入选择器和3个2输入选择器的扫描分离电路10A来代替现有的扫描分离电路30，使扫描分离电路的数量减至1/4。由此，具有能够进一步抑制电路规模增加的优点。另外，在该扫描分离电路10A中，与实施例1相同，虽然在组合提供给电路模块1B的测试数据的方面产生了限制，但只要采用同样的对策，在实际使用中就不会产生障碍。
(实施例3)
图4是表示本发明实施例3的扫描分离电路的结构图。
该扫描分离电路10B是为代替图1中的扫描分离电路10B而设置的，因此与图1中相同的元件具有相同的标号。
在图1中的扫描分离电路10B中，数据输入端子15a、15b与选择器11A的输入侧相连接，而在本扫描分离电路10B中，选择器14a、14b的输出侧与选择器11的输入侧相连接。其它结构与图1相同。
在本扫描分离电路10B中，在读出电路模块1A的处理结果数据时，依据输出选择信号SEL将选择器14a、14b切换到第一输入侧，将从数据输入端子15a、15b输入的输入数据DI a、DI b经选择器14a、14b输入到选择器11中，并将在该选择器11中选择的输入数据DI a(或DI b)经选择器12锁存在FF 13中。
因此，本实施例3的扫描分离电路10B除了具有与实施例1相同的优点外，还具有如下优点：能够进行涉及从数据输入端子15a、15b起、经选择器14a、14b到数据输出端子21a、21b为止的路径为正常的测试。

Claims (3)

1.一种半导体集成电路，包括第一电路块模块及第二电路模块，以及在通常动作时在所述第一电路模块和所述第二电路模块之间交接信号、而在测试动作时切分该第一电路模块和该第二电路模块的扫描分离模块，其特征在于：
针对每2个从所述第一电路模块提供给所述第二电路模块的信号，设置一个所述扫描分离模块，并且所述扫描分离模块包括：
第一选择器，该第一选择器根据输入选择信号来选择从所述第一电路模块输出的所述2个信号中的某一个信号；
第二选择器，该第二选择器在提供扫描控制信号时选择从外部或前级扫描分离模块提供的扫描数据，而在不提供该扫描控制信号时选择所述第一选择器的输出信号；
触发器，该触发器根据时钟信号来保持所述第二选择器的输出信号，并将其作为扫描数据输出到外部或后级扫描分离模块，同时将其作为所述输入选择信号提供给所述第一选择器；以及
第三选择器，该第三选择器根据从外部信号输入端子提供的输出选择信号，选择所述2个信号或所述触发器的输出信号，并将其提供给所述第二电路模块。
2.一种半导体集成电路，包括第一电路块模块及第二电路模块，以及在通常动作时在所述第一电路模块和所述第二电路模块之间交接信号、而在测试动作时切分该第一电路模块和该第二电路模块的扫描分离模块，其特征在于：
针对每4个从所述第一电路模块提供给所述第二电路模块的信号，设置一个所述扫描分离模块，并且所述扫描分离模块包括：
第一选择器，该第一选择器以从外部或前级扫描分离模块提供的扫描数据为第一输入选择信号，根据该第一输入选择信号及第二输入选择信号的组合来选择从所述第一电路模块输出的所述4个信号中的某一个信号；
第二选择器，该第二选择器在提供扫描控制信号时选择从外部或前级扫描分离模块提供的扫描数据，而在不提供该扫描控制信号时选择所述第一选择器的输出信号；
触发器，该触发器根据时钟信号来保持所述第二选择器的输出信号，并将其作为扫描数据输出到外部或后级扫描分离模块，同时将其作为所述第二输入选择信号提供给所述第一选择器；以及
第三选择器，该第三选择器根据从外部信号输入端子提供的输出选择信号，选择所述4个信号或所述触发器的输出信号，并将其提供给所述第二电路模块。
3.一种半导体集成电路，包括第一电路块模块及第二电路模块，以及在通常动作时在所述第一电路模块和所述第二电路模块之间交接信号、而在测试动作时切分该第一电路模块和该第二电路模块的扫描分离模块，其特征在于：
针对每2个从所述第一电路模块提供给所述第二电路模块的信号，设置一个所述扫描分离模块，并且所述扫描分离模块包括：
第一选择器，该第一选择器根据从外部信号输入端子提供的输出选择信号来选择从所述第一电路模块输出的所述2个信号或保持信号，并将其提供给所述第二电路模块；
第二选择器，该第二选择器根据输入选择信号来选择从所述第一选择器输出的2个信号中的某一个信号；
第三选择器，该第三选择器在提供扫描控制信号时选择从外部或前级扫描分离模块提供的扫描数据，而在不提供该扫描控制信号时选择所述第二选择器的输出信号；以及
触发器，该触发器根据时钟信号来保持所述第三选择器的输出信号，并将其作为扫描数据输出到外部或后级扫描分离模块，同时将其作为所述输入选择信号提供给所述第二选择器，所述触发器还输出上述保持信号。
CN2005101377063A 2004-12-20 2005-12-20 半导体集成电路 Expired - Fee Related CN1793999B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-367220 2004-12-20
JP2004367220 2004-12-20
JP2004367220A JP4563791B2 (ja) 2004-12-20 2004-12-20 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1793999A CN1793999A (zh) 2006-06-28
CN1793999B true CN1793999B (zh) 2010-04-07

Family

ID=36597620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101377063A Expired - Fee Related CN1793999B (zh) 2004-12-20 2005-12-20 半导体集成电路

Country Status (4)

Country Link
US (1) US7373570B2 (zh)
JP (1) JP4563791B2 (zh)
KR (1) KR101174679B1 (zh)
CN (1) CN1793999B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105036A1 (en) * 2006-03-13 2007-09-20 Freescale Semiconductor, Inc. Device and method for testing a device
JP4999632B2 (ja) * 2007-10-12 2012-08-15 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路
CN105593694B (zh) * 2014-08-15 2019-02-12 华为技术有限公司 测试装置和可测试性异步电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1277361A (zh) * 1994-08-29 2000-12-20 松下电器产业株式会社 具有可测试部件块的半导体集成电路
US6412098B1 (en) * 1998-06-30 2002-06-25 Adaptec, Inc. Scan cell including a propagation delay and isolation element

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0257990A (ja) * 1988-08-24 1990-02-27 Mitsubishi Electric Corp Ｌｓｉテスト回路
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
JPH06324113A (ja) * 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路
JP3695768B2 (ja) * 1993-12-20 2005-09-14 株式会社東芝 テスト回路の検証方法
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
US5889788A (en) * 1997-02-03 1999-03-30 Motorola, Inc. Wrapper cell architecture for path delay testing of embedded core microprocessors and method of operation
KR100308189B1 (ko) * 1998-09-17 2001-11-30 윤종용 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로
JP2002296323A (ja) 2001-03-29 2002-10-09 Matsushita Electric Ind Co Ltd スキャンテスト回路、およびスキャンテスト方法
US6701476B2 (en) 2001-05-29 2004-03-02 Motorola, Inc. Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
CN1391351A (zh) * 2001-06-12 2003-01-15 松下电器产业株式会社 半导体集成电路装置和半导体集成电路装置的设计方法
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
JP4234357B2 (ja) * 2002-05-29 2009-03-04 川崎マイクロエレクトロニクス株式会社 半導体集積回路の故障解析方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1277361A (zh) * 1994-08-29 2000-12-20 松下电器产业株式会社 具有可测试部件块的半导体集成电路
US6412098B1 (en) * 1998-06-30 2002-06-25 Adaptec, Inc. Scan cell including a propagation delay and isolation element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-98223A 2003.04.03

Also Published As

Publication number Publication date
CN1793999C (zh)
US7373570B2 (en) 2008-05-13
KR101174679B1 (ko) 2012-08-16
US20060136796A1 (en) 2006-06-22
JP4563791B2 (ja) 2010-10-13
CN1793999A (zh) 2006-06-28
KR20060070436A (ko) 2006-06-23
JP2006170929A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US8438439B2 (en) Integrated circuit having a scan chain and testing method for a chip
US20110175638A1 (en) Semiconductor integrated circuit and core test circuit
JP4478533B2 (ja) 半導体集積回路
CN1793999B (zh) 半导体集成电路
JP2006145307A (ja) スキャンテスト回路
US20130166978A1 (en) Integrated circuit
JP2003121497A (ja) 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置
EP1367404A2 (en) Scan-path flip-flop circuit for integrated circuit memory
JP5099869B2 (ja) 半導体集積回路および半導体集積回路のテスト方法
JP2009122009A (ja) テスト回路
JP4610919B2 (ja) 半導体集積回路装置
US20060236177A1 (en) Method for eliminating hold error in scan chain
JPS61217839A (ja) スキヤン方式
JP2006162490A (ja) スキャンテスト回路
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
JP2007003423A (ja) 半導体集積回路およびその制御方法
JP5453981B2 (ja) Ｌｓｉ、及びそのテストデータ設定方法
JP3531635B2 (ja) 半導体集積回路装置
JP2007003338A (ja) 半導体装置及びそのテスト方法
JP2006170678A (ja) スキャンテスト回路
JP2006118995A (ja) 半導体集積回路
US20050044461A1 (en) Semiconductor device test circuit and semiconductor device
JP2009042017A (ja) スキャンパス回路及び半導体集積回路
JPH0389178A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100407

Termination date: 20161220

CF01 Termination of patent right due to non-payment of annual fee