JP4563791B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4563791B2 JP4563791B2 JP2004367220A JP2004367220A JP4563791B2 JP 4563791 B2 JP4563791 B2 JP 4563791B2 JP 2004367220 A JP2004367220 A JP 2004367220A JP 2004367220 A JP2004367220 A JP 2004367220A JP 4563791 B2 JP4563791 B2 JP 4563791B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- circuit block
- selector
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
このLSIは、回路ブロック1A,1Bと、これらの間を接続する信号SA1〜SAn毎に設けられたスキャン分離回路301〜30nを有している。各スキャン分離回路301〜30nは同一構成で、それぞれセレクタ31,33と、FF32を備えている。
回路ブロック1Bにテストデータを与える場合、まず、スキャン制御信号SENによって、各スキャン分離回路301〜30nのセレクタ31を、第2の入力側に切り替える。これにより、テスト入力端子2から、各スキャン分離回路301〜30nのセレクタ31とFF32を通り、テスト出力端子3に至るスキャンパスが形成される。
(1) 回路ブロック1Bにテストデータを与える場合
まず、スキャン制御信号SENによって各スキャン分離回路101〜10mのセレクタ12を第2の入力側に切り替え、テスト入力端子2から各スキャン分離回路101〜10mのFF13を通るスキャンパスを形成する。そして、テスト入力端子2に与えるテストデータTDIを“0”に固定し、クロック信号CLKを与えることにより、各FF13に“0”のデータを保持させる。これにより、各スキャン分離回路101〜10mのセレクタ11には、“0”の入力選択信号SLが与えられるので、データ入力端子15a側が選択される。
このスキャン分離回路10Bは、図1中のスキャン分離回路10に代えて設けられるもので、図1中の要素と共通の要素には共通の符号が付されている。
10,10A,10B スキャン分離回路
11,12,14 セレクタ
13 FF(フリップ・フロップ)
Claims (3)
- 第1の回路ブロック及び第2の回路ブロックと、通常動作時には前記第1の回路ブロックと前記第2の回路ブロックとの間で信号の受け渡しを行い、テスト動作時には該第1の回路ブロックと該第2の回路ブロックを切り分けるスキャン分離ブロックとを備えた半導体集積回路であって、
前記スキャン分離ブロックは、前記第1の回路ブロックから前記第2の回路ブロックに与えられる2つの信号毎に設けられ、
前記第1の回路ブロックから出力される前記2つの信号の内のいずれか一方を、入力選択信号に従って選択する第1のセレクタと、
スキャン制御信号が与えられたときには外部または前段の前記スキャン分離ブロックから与えられるスキャンデータを選択し、該スキャン制御信号が与えられていないときは前記第1のセレクタの出力信号を選択する第2のセレクタと、
クロック信号に従って前記第2のセレクタの出力信号を保持し、前記外部または後段の前記スキャン分離ブロックに前記スキャンデータとして出力すると共に、前記第1のセレクタに前記入力選択信号として与えるフリップ・フロップと、
出力選択信号に従って、前記2つの信号または前記フリップ・フロップの出力信号を選択して前記第2の回路ブロックに与える第3のセレクタとを、
備えたことを特徴とする半導体集積回路。 - 第1の回路ブロック及び第2の回路ブロックと、通常動作時には前記第1の回路ブロックと前記第2の回路ブロックとの間で信号の受け渡しを行い、テスト動作時には該第1の回路ブロックと該第2の回路ブロックを切り分けるスキャン分離ブロックとを備えた半導体集積回路であって、
前記スキャン分離ブロックは、前記第1の回路ブロックから前記第2の回路ブロックに与えられる4つの信号毎に設けられ、
前記第1の回路ブロックから出力される前記4つの信号の内のいずれか1つを、外部または前段の前記スキャン分離ブロックから与えられるスキャンデータを第1の入力選択信号として該第1の入力選択信号及び第2の入力選択信号の組み合わせに従って選択する第1のセレクタと、
スキャン制御信号が与えられたときには前記外部または前記前段のスキャン分離ブロックから与えられる前記スキャンデータを選択し、該スキャン制御信号が与えられていないときは前記第1のセレクタの出力信号を選択する第2のセレクタと、
クロック信号に従って前記第2のセレクタの出力信号を保持し、前記外部または後段の前記スキャン分離ブロックに前記スキャンデータとして出力すると共に、前記第1のセレクタに前記第2の入力選択信号として与えるフリップ・フロップと、
出力選択信号に従って、前記4つの信号または前記フリップ・フロップの出力信号を選択して前記第2の回路ブロックに与える第3のセレクタとを、
備えたことを特徴とする半導体集積回路。 - 第1の回路ブロック及び第2の回路ブロックと、通常動作時には前記第1の回路ブロックと前記第2の回路ブロックとの間で信号の受け渡しを行い、テスト動作時には該第1の回路ブロックと該第2の回路ブロックを切り分けるスキャン分離ブロックとを備えた半導体集積回路であって、
前記スキャン分離ブロックは、前記第1の回路ブロックから前記第2の回路ブロックに与えられる2つの信号毎に設けられ、
前記第1の回路ブロックから出力される前記2つの信号または保持信号を出力選択信号に従って選択して前記第2の回路ブロックに与える第1のセレクタと、
前記第1のセレクタから出力される前記2つの信号の内のいずれか一方を、入力選択信号に従って選択する第2のセレクタと、
スキャン制御信号が与えられたときには外部または前段の前記スキャン分離ブロックから与えられるスキャンデータを選択し、該スキャン制御信号が与えられていないときは前記第2のセレクタの出力信号を選択する第3のセレクタと、
クロック信号に従って前記第3のセレクタの出力信号を保持し、前記外部または後段の前記スキャン分離ブロックに前記保持信号を前記スキャンデータとして出力すると共に、前記第2のセレクタに該保持信号を前記入力選択信号として与えるフリップ・フロップとを、
備えたことを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367220A JP4563791B2 (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路 |
KR1020050123850A KR101174679B1 (ko) | 2004-12-20 | 2005-12-15 | 반도체 집적회로 |
US11/305,211 US7373570B2 (en) | 2004-12-20 | 2005-12-19 | LSI device having scan separators provided in number reduced from signal lines of combinatorial circuits |
CN2005101377063A CN1793999B (zh) | 2004-12-20 | 2005-12-20 | 半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367220A JP4563791B2 (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006170929A JP2006170929A (ja) | 2006-06-29 |
JP4563791B2 true JP4563791B2 (ja) | 2010-10-13 |
Family
ID=36597620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367220A Expired - Fee Related JP4563791B2 (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7373570B2 (ja) |
JP (1) | JP4563791B2 (ja) |
KR (1) | KR101174679B1 (ja) |
CN (1) | CN1793999B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007105036A1 (en) * | 2006-03-13 | 2007-09-20 | Freescale Semiconductor, Inc. | Device and method for testing a device |
JP4999632B2 (ja) * | 2007-10-12 | 2012-08-15 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
WO2016023216A1 (zh) | 2014-08-15 | 2016-02-18 | 华为技术有限公司 | 测试装置和可测试性异步电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0257990A (ja) * | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | Lsiテスト回路 |
JPH06324113A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Steel Corp | 半導体集積回路 |
JPH07174821A (ja) * | 1993-12-20 | 1995-07-14 | Toshiba Corp | バウンダリスキャンセルおよびテスト回路の検証方法 |
JP2003344502A (ja) * | 2002-05-29 | 2003-12-03 | Kawasaki Microelectronics Kk | 半導体集積回路及び、その故障解析方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5477545A (en) * | 1993-02-09 | 1995-12-19 | Lsi Logic Corporation | Method and apparatus for testing of core-cell based integrated circuits |
TW307927B (ja) * | 1994-08-29 | 1997-06-11 | Matsushita Electric Ind Co Ltd | |
US5592493A (en) * | 1994-09-13 | 1997-01-07 | Motorola Inc. | Serial scan chain architecture for a data processing system and method of operation |
US5889788A (en) * | 1997-02-03 | 1999-03-30 | Motorola, Inc. | Wrapper cell architecture for path delay testing of embedded core microprocessors and method of operation |
US6412098B1 (en) * | 1998-06-30 | 2002-06-25 | Adaptec, Inc. | Scan cell including a propagation delay and isolation element |
KR100308189B1 (ko) * | 1998-09-17 | 2001-11-30 | 윤종용 | 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로 |
JP2002296323A (ja) | 2001-03-29 | 2002-10-09 | Matsushita Electric Ind Co Ltd | スキャンテスト回路、およびスキャンテスト方法 |
US6701476B2 (en) | 2001-05-29 | 2004-03-02 | Motorola, Inc. | Test access mechanism for supporting a configurable built-in self-test circuit and method thereof |
US7051254B2 (en) * | 2001-06-12 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device |
JP2003014819A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体配線基板,半導体デバイス,半導体デバイスのテスト方法及びその実装方法 |
-
2004
- 2004-12-20 JP JP2004367220A patent/JP4563791B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-15 KR KR1020050123850A patent/KR101174679B1/ko not_active IP Right Cessation
- 2005-12-19 US US11/305,211 patent/US7373570B2/en not_active Expired - Fee Related
- 2005-12-20 CN CN2005101377063A patent/CN1793999B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0257990A (ja) * | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | Lsiテスト回路 |
JPH06324113A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Steel Corp | 半導体集積回路 |
JPH07174821A (ja) * | 1993-12-20 | 1995-07-14 | Toshiba Corp | バウンダリスキャンセルおよびテスト回路の検証方法 |
JP2003344502A (ja) * | 2002-05-29 | 2003-12-03 | Kawasaki Microelectronics Kk | 半導体集積回路及び、その故障解析方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006170929A (ja) | 2006-06-29 |
KR20060070436A (ko) | 2006-06-23 |
CN1793999A (zh) | 2006-06-28 |
US20060136796A1 (en) | 2006-06-22 |
KR101174679B1 (ko) | 2012-08-16 |
CN1793999C (ja) | |
US7373570B2 (en) | 2008-05-13 |
CN1793999B (zh) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7290190B2 (en) | Semiconductor integrated circuit with a test circuit | |
KR100448706B1 (ko) | 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법 | |
US7426670B2 (en) | Connecting multiple test access port controllers on a single test access port | |
JPS63182585A (ja) | テスト容易化機能を備えた論理回路 | |
US7120844B2 (en) | System and method for performing scan test with single scan clock | |
US20110060952A1 (en) | Semiconductor integrated circuit | |
JP4274457B2 (ja) | トランスペアレントラッチ回路 | |
CN106019119B (zh) | 半导体集成电路的试验电路及使用其的试验方法 | |
KR19980032360A (ko) | 반도체 집적회로의 스캔시험방법 | |
JP4478533B2 (ja) | 半導体集積回路 | |
JP4563791B2 (ja) | 半導体集積回路 | |
US6370663B1 (en) | Semiconductor integrated circuit | |
US6785172B2 (en) | Semiconductor memory device | |
JP4783567B2 (ja) | 半導体装置 | |
JP2002323537A (ja) | Ram用機能試験容易化回路及びこれを備えた集積回路装置 | |
US20030070128A1 (en) | Scan path circuit for test of logic circuit | |
JP2006145307A (ja) | スキャンテスト回路 | |
JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
JPS61217839A (ja) | スキヤン方式 | |
JP7094119B2 (ja) | テストモード設定回路 | |
US6516431B1 (en) | Semiconductor device | |
JP2002009238A (ja) | スキャンパス設計方法 | |
JP2002042484A5 (ja) | ||
JP2001264389A (ja) | 半導体集積回路 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4563791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |