JPS62102172A - 論理装置 - Google Patents
論理装置Info
- Publication number
- JPS62102172A JPS62102172A JP60243652A JP24365285A JPS62102172A JP S62102172 A JPS62102172 A JP S62102172A JP 60243652 A JP60243652 A JP 60243652A JP 24365285 A JP24365285 A JP 24365285A JP S62102172 A JPS62102172 A JP S62102172A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- shift path
- pass
- fault
- path switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシフタ付フリップフロップで順序回路を構成し
ている論理装置に利用する。特に、シフタ付フリップフ
ロップの障害検出に関する。
ている論理装置に利用する。特に、シフタ付フリップフ
ロップの障害検出に関する。
本発明は、シフタ付フリップフロップで順序回路を構成
している論理装置において、 シフタ付フリップフロップを直列に接続して構成される
シフトパスを切換えることにより、個々のシフタ付フリ
ップフロップまたはその小集合群毎の障害を検出するも
のである。
している論理装置において、 シフタ付フリップフロップを直列に接続して構成される
シフトパスを切換えることにより、個々のシフタ付フリ
ップフロップまたはその小集合群毎の障害を検出するも
のである。
従来のシフタ付フリップフロップで順序回路を構成して
いる論理装置のシフタ付フリップフロップの障害検出は
、あらかじめ定められた単位でシフトインおよびシフト
アウトして、シフタイ」フリップフロップの障害検出を
行っていた。近年、高集積化技術の発達により、シフタ
付フリップフロップの集合群の単位が大きくなり、さら
にその大きくなった集合群を複数集めて集合群を形成し
、それをシフトインおよびシフトアウトの単位としてい
た。前述したあらかじめ定められた単位とは、この複数
の集合群をシフトインおよびシフトアウトの単位とする
もので、この単位毎にシフト制御部が制御していた。
いる論理装置のシフタ付フリップフロップの障害検出は
、あらかじめ定められた単位でシフトインおよびシフト
アウトして、シフタイ」フリップフロップの障害検出を
行っていた。近年、高集積化技術の発達により、シフタ
付フリップフロップの集合群の単位が大きくなり、さら
にその大きくなった集合群を複数集めて集合群を形成し
、それをシフトインおよびシフトアウトの単位としてい
た。前述したあらかじめ定められた単位とは、この複数
の集合群をシフトインおよびシフトアウトの単位とする
もので、この単位毎にシフト制御部が制御していた。
しかし、従来のシフトインおよびシフトアウト単位での
シフタ付フリップフロップの障害検出方法では、シフト
パス障害が発生した箇所をつきとめることが困難である
。例えば４つの小集合群を１つの単位としてシフトイン
およびシフトアウトしてシフトパス障害となった場合に
、どの小集合群がシフトパス障害を起こしたかをつきと
めるには、シフトアウトデータを小集合群の単位に分割
し、どの小集合群で障害が発生したかを見きわめる必要
がある。また、複数の小集合群にシフトパス障害がある
と、シフトアウト側に近い小集合群の障害しか検出でき
ない。
シフタ付フリップフロップの障害検出方法では、シフト
パス障害が発生した箇所をつきとめることが困難である
。例えば４つの小集合群を１つの単位としてシフトイン
およびシフトアウトしてシフトパス障害となった場合に
、どの小集合群がシフトパス障害を起こしたかをつきと
めるには、シフトアウトデータを小集合群の単位に分割
し、どの小集合群で障害が発生したかを見きわめる必要
がある。また、複数の小集合群にシフトパス障害がある
と、シフトアウト側に近い小集合群の障害しか検出でき
ない。
このように、従来の方法では、複数の小集合群を単位と
してシフトインおよびシフトアウトを行い、シフタ付フ
リップフロップの障害を検出するために、シフトアウト
データを小集合群に分割してから障害箇所を判断しなけ
ればならない。また、複数の小集合群に障害があった場
合には、シフトアウト側に近い小集合群の障害しか検出
できない欠点がある。
してシフトインおよびシフトアウトを行い、シフタ付フ
リップフロップの障害を検出するために、シフトアウト
データを小集合群に分割してから障害箇所を判断しなけ
ればならない。また、複数の小集合群に障害があった場
合には、シフトアウト側に近い小集合群の障害しか検出
できない欠点がある。
本発明は、以上の問題点を解決し、シフトパス障害を起
こした小集合群を容易に識別することのできる論理装置
を提供することを目的とする。
こした小集合群を容易に識別することのできる論理装置
を提供することを目的とする。
本発明の論理装置は、直列に接続されてシフトパスを構
成する複数のシフタ付フリップフロップを備えた論理装
置において、上記シフトパスへのシフトインおよびシフ
トアウトを行うシフト制御部と、上記シフトパスをその
途中で分割し、この分割されたシフトパスをバイパスす
る指示を発生するシフトパス切換え指示部と、このシフ
トパス切換え指示部の指示によりシフトパスを切換える
シフトパス切換え部とを備えたことを特徴とする。
成する複数のシフタ付フリップフロップを備えた論理装
置において、上記シフトパスへのシフトインおよびシフ
トアウトを行うシフト制御部と、上記シフトパスをその
途中で分割し、この分割されたシフトパスをバイパスす
る指示を発生するシフトパス切換え指示部と、このシフ
トパス切換え指示部の指示によりシフトパスを切換える
シフトパス切換え部とを備えたことを特徴とする。
本発明の論理装置は、シフトパスを切換えることにより
、個々のシフタ付フリップフロップまたはその小集合群
毎の障害を、他のフリップフロップまたは小集合群と区
別して、容易に検出することができる。
、個々のシフタ付フリップフロップまたはその小集合群
毎の障害を、他のフリップフロップまたは小集合群と区
別して、容易に検出することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例論理装置のブロック構成図で
ある。複数のシフタ付フリップフロップを直列に接続し
てシフトパスを構成しているマルチチップパッケージ４
−１ないし４−４と、このマルチチップパッケージ４−
１ないし４−４をシフトパス切換え部５−１ないし５−
４を介して直列に接続してシフトパスを構成しているパ
ッケージ３と、このパッケージ３のシフトパスに対して
シフトインおよびシフトアウトを制御するシフト制御部
１と、マルチチップパッケージ４−１ないし４−４間の
シフトパスの切換えを指示するシフトパス切換え指示部
２とを備えている。
ある。複数のシフタ付フリップフロップを直列に接続し
てシフトパスを構成しているマルチチップパッケージ４
−１ないし４−４と、このマルチチップパッケージ４−
１ないし４−４をシフトパス切換え部５−１ないし５−
４を介して直列に接続してシフトパスを構成しているパ
ッケージ３と、このパッケージ３のシフトパスに対して
シフトインおよびシフトアウトを制御するシフト制御部
１と、マルチチップパッケージ４−１ないし４−４間の
シフトパスの切換えを指示するシフトパス切換え指示部
２とを備えている。
シフト制御部ｌは、マルチチップパッケージ４−１に接
続される。マルチチップパッケージ４−１、シフトパス
切換え部５−１、マルチチップパッケージ４−２、シフ
トパス切換え部５−２、マルチチップパッケージ４−３
、シフトパス切換え部５−３、マルチチップパッケージ
４−４およびシフトパス切換え部５−４は直列に接続さ
れる。シフトパス切換え部５−４はシフト制御部１に接
続される。
続される。マルチチップパッケージ４−１、シフトパス
切換え部５−１、マルチチップパッケージ４−２、シフ
トパス切換え部５−２、マルチチップパッケージ４−３
、シフトパス切換え部５−３、マルチチップパッケージ
４−４およびシフトパス切換え部５−４は直列に接続さ
れる。シフトパス切換え部５−４はシフト制御部１に接
続される。
シフトパス切換え指示部２は、シフトパス切換え部５−
１．５−２．５−３および５−４に接続される。
１．５−２．５−３および５−４に接続される。
さらに、シフト制御部１からマルチチップパッケージ４
−１への入力は、バイパス回路２１を介してシフトパス
切換え部５−１に接続される。シフトパス切換え部５−
２からマルチチップパッケージ４−３への入力は、バイ
パス回路２２を介してシフトパス切換え部５−３に接続
される。シフトパス切換え部５−３からマルチチップパ
ッケージ４−４への入力は、バイパス回路２３を介して
シフトパス切換え部５−４に接続される。
−１への入力は、バイパス回路２１を介してシフトパス
切換え部５−１に接続される。シフトパス切換え部５−
２からマルチチップパッケージ４−３への入力は、バイ
パス回路２２を介してシフトパス切換え部５−３に接続
される。シフトパス切換え部５−３からマルチチップパ
ッケージ４−４への入力は、バイパス回路２３を介して
シフトパス切換え部５−４に接続される。
次に動作について説明する。
まず、シフトパス切換え指示部２によりシフトパス切換
え指示信号１０．１１．１２．１３を論理ｒＯＪにして
、シフト制御部ｌによりシフトインおよびシフトアウト
を行う。このとき、シフトパス障害を検出したならば、
シフトパス切換え指示部２によりシフトパス切換え指示
信号ｌＯのみを論理「０」にし、他のシフトパス切換え
指示信号１１．１２．１３を論理「１」にして、シフト
制御部１によりシフトインおよびシフトアウトを行う。
え指示信号１０．１１．１２．１３を論理ｒＯＪにして
、シフト制御部ｌによりシフトインおよびシフトアウト
を行う。このとき、シフトパス障害を検出したならば、
シフトパス切換え指示部２によりシフトパス切換え指示
信号ｌＯのみを論理「０」にし、他のシフトパス切換え
指示信号１１．１２．１３を論理「１」にして、シフト
制御部１によりシフトインおよびシフトアウトを行う。
このときシフトパス障害を検出したならばマルチチップ
パッケージ４−１のシフトパスに障害があることがわか
る。
パッケージ４−１のシフトパスに障害があることがわか
る。
同様にして、シフトパス切換え指示信号１１のみを論理
ｒＯＪにしてシフトインおよびシフトアウトを行うこと
により、マルチチップパッケージ４−２のシフトパス障
害を検出できる。このように、シフトパス切換え指示部
２からシフトパス切換え指示信号１０．１１．１２．１
３を順次論理「Ｏ」、あるいは論理「１」にすることに
より、マルチチップパッケージ４−１ないし４−４の障
害を検出することができる。
ｒＯＪにしてシフトインおよびシフトアウトを行うこと
により、マルチチップパッケージ４−２のシフトパス障
害を検出できる。このように、シフトパス切換え指示部
２からシフトパス切換え指示信号１０．１１．１２．１
３を順次論理「Ｏ」、あるいは論理「１」にすることに
より、マルチチップパッケージ４−１ないし４−４の障
害を検出することができる。
第２図に本実施例で使用するに適したシフトパス切換え
部の回路図を示す。
部の回路図を示す。
以上の実施例では、小集合群、すなわちマルチチップパ
ッケージの個数が４の場合を説明したが、この個数はい
くらでも本発明を同様に実施できる。
ッケージの個数が４の場合を説明したが、この個数はい
くらでも本発明を同様に実施できる。
以上説明したように、本発明の論理装置は、複数の小集
合群で構成されている論理装置のシフトパスを、シフト
パス切換え指示部とシフトパス切換え部とによってバイ
パスすることにより、容易にシフトパス障害を検出でき
る効果がある。したがって、論理装置の障害検出および
保守が容易になる効果がある。
合群で構成されている論理装置のシフトパスを、シフト
パス切換え指示部とシフトパス切換え部とによってバイ
パスすることにより、容易にシフトパス障害を検出でき
る効果がある。したがって、論理装置の障害検出および
保守が容易になる効果がある。
第１図は本発明一実施例論理装置のブロック構成図。
第２図はシフトパス切換え部の回路図。
ｌ・・・シフト制御部、２・・・シフトパス切換え指示
部、３・・・パッケージ、４−１〜４−４・・・マルチ
チ・ノブ、 パッケージ、５−１〜５−４・・・シフ
トパス切換え部、２１．２２．２３・・・バイパス回路
。 代理人 弁理士 升 出 直 手 本発明実施例 第 １ 図
部、３・・・パッケージ、４−１〜４−４・・・マルチ
チ・ノブ、 パッケージ、５−１〜５−４・・・シフ
トパス切換え部、２１．２２．２３・・・バイパス回路
。 代理人 弁理士 升 出 直 手 本発明実施例 第 １ 図
Claims (1)
- （１）直列に接続されてシフトパスを構成する複数のシ
フタ付フリップフロップを備えた論理装置において、 上記シフトパスへのシフトインおよびシフトアウトを行
うシフト制御部と、 上記シフトパスをその途中で分割し、この分割されたシ
フトパスをバイパスする指示を発生するシフトパス切換
え指示部と、 このシフトパス切換え指示部の指示によりシフトパスを
切換えるシフトパス切換え部と を備えたことを特徴とする論理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243652A JPS62102172A (ja) | 1985-10-29 | 1985-10-29 | 論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243652A JPS62102172A (ja) | 1985-10-29 | 1985-10-29 | 論理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62102172A true JPS62102172A (ja) | 1987-05-12 |
Family
ID=17106999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60243652A Pending JPS62102172A (ja) | 1985-10-29 | 1985-10-29 | 論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62102172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156177A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体集積回路装置 |
| WO2002057921A1 (en) * | 2001-01-19 | 2002-07-25 | Hitachi,Ltd | Electronic circuit device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127245A (en) * | 1978-03-27 | 1979-10-03 | Hitachi Ltd | Integrated-circuit chip |
| JPS5513818A (en) * | 1978-07-14 | 1980-01-31 | Hitachi Ltd | Testing method |
| JPS60154173A (ja) * | 1984-01-25 | 1985-08-13 | Toshiba Corp | スキヤン方式論理回路 |
| JPS60239836A (ja) * | 1984-05-15 | 1985-11-28 | Fujitsu Ltd | 論理回路の故障診断方式 |
-
1985
- 1985-10-29 JP JP60243652A patent/JPS62102172A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127245A (en) * | 1978-03-27 | 1979-10-03 | Hitachi Ltd | Integrated-circuit chip |
| JPS5513818A (en) * | 1978-07-14 | 1980-01-31 | Hitachi Ltd | Testing method |
| JPS60154173A (ja) * | 1984-01-25 | 1985-08-13 | Toshiba Corp | スキヤン方式論理回路 |
| JPS60239836A (ja) * | 1984-05-15 | 1985-11-28 | Fujitsu Ltd | 論理回路の故障診断方式 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156177A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体集積回路装置 |
| WO2002057921A1 (en) * | 2001-01-19 | 2002-07-25 | Hitachi,Ltd | Electronic circuit device |
| US7091598B2 (en) | 2001-01-19 | 2006-08-15 | Renesas Technology Corporation | Electronic circuit device |
| US7323771B2 (en) | 2001-01-19 | 2008-01-29 | Renesas Technology Corporation | Electronic circuit device |
| US7371687B2 (en) | 2001-01-19 | 2008-05-13 | Renesas Technology Corporation | Electronic circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0111053B1 (en) | On-chip monitor | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS62102172A (ja) | 論理装置 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| GB2133908A (en) | Digital polarity correlator | |
| JPS61262856A (ja) | 試験回路 | |
| JPS60147659A (ja) | 論理構造 | |
| Spencer et al. | Layout influences testability | |
| JPS61182140A (ja) | 診断回路方式 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JPH01192161A (ja) | 半導体装置 | |
| JPH08298533A (ja) | アラーム収集装置 | |
| JPS62162148A (ja) | デ−タ処理装置 | |
| JPH04174375A (ja) | 故障検出方式 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JPS6243222B2 (ja) | ||
| EP0228207A2 (en) | Built-in test circuitry for combinatorial logic | |
| SU1166119A1 (ru) | Устройство дл контрол логических блоков | |
| JPS58165067A (ja) | 集積回路の診断装置 | |
| JPS60245053A (ja) | 論理回路の診断方式 | |
| JPS6381282A (ja) | 論理回路 | |
| JPH01238050A (ja) | 半導体装置 | |
| JPS61147338A (ja) | マイクロプログラムの分岐制御回路 | |
| JPS62204172A (ja) | スキヤンル−トの多重化診断方式 |