JPH0297115A - タイマテスト方式 - Google Patents
タイマテスト方式Info
- Publication number
- JPH0297115A JPH0297115A JP63250084A JP25008488A JPH0297115A JP H0297115 A JPH0297115 A JP H0297115A JP 63250084 A JP63250084 A JP 63250084A JP 25008488 A JP25008488 A JP 25008488A JP H0297115 A JPH0297115 A JP H0297115A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- timers
- data
- signal
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000010998 test method Methods 0.000 claims description 7
- 238000013500 data storage Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイマテスト方式に関し、特にタイマの高速テ
ストを行うタイマテスト方式に関する。
ストを行うタイマテスト方式に関する。
従来この種のタイマテスト方式は、同一カウント方向を
持つ複数のタイマにおいて、初期データ格納、カウント
動作及び動作結果の読み出しを、各々のタイマに対し独
立に実行しテストしていた。
持つ複数のタイマにおいて、初期データ格納、カウント
動作及び動作結果の読み出しを、各々のタイマに対し独
立に実行しテストしていた。
上述した従来のタイマテスト方式では、複数のタイマ各
々に対して、ひとつずつ初期データ格納、カウント動作
及び動作結果の読み出しを実行する為、タイマの数が多
くなるとテストに要する時間が増大するという欠点があ
る。
々に対して、ひとつずつ初期データ格納、カウント動作
及び動作結果の読み出しを実行する為、タイマの数が多
くなるとテストに要する時間が増大するという欠点があ
る。
本発明のタイマテスト方式は、同一カウント方向を持つ
複数のタイマが全て同一値であることを検出する一致検
出回路と、複数のタイマに対し、同一データを同時に格
納させ、同一タイミングでカウントさせるタイマ制御回
路とを有している。
複数のタイマが全て同一値であることを検出する一致検
出回路と、複数のタイマに対し、同一データを同時に格
納させ、同一タイミングでカウントさせるタイマ制御回
路とを有している。
次に本発明の一実施例について図面を参照して説明する
。
。
第１図は本発明の実施例を示す。第１図において、本発
明の一実施例は３種の同一カウント方向を持つタイマ１
．２．３に対するタイマテスト方式で、タイマ１，２．
３は格納データとして、タイマ入力データ３２，３３．
３４を格納指示信号２８．２９．３０の指示によって格
納する０選択回路１４．１５．１６はタイマ入力データ
３２゜３３．３４として、カウント回路１１．１２゜１
３の出力であるカウントデータ３５，３６゜３７と、初
期格納データ２０がタイマ制御回路１０から出力される
選択信号２４，２５．２６によって選択される。カウン
ト回路１１，１２゜１３はタイマ１，２．３の値２１．
２２．２３を入力とし、定められたカウント方向にカウ
ントしたデータを生成しカウントデータ３５．３６゜３
７として出力する。タイマ制御回路１０では、初期デー
タ格納指示信号３８．３９．４０によって選択信号２４
，２５．２６を生成し、またタイマ１，２．３の用途に
応じて格納指示信号２８゜２９．３０を生成し出力する
。−数構出回路１７では、タイマ１，２．３の値を比較
して一致しているかどうかを検出し、不一致の時にタイ
マエラー検出許可信号２７に従ってタイマエラー３１を
出力する。テストモード信号４１がテストモードでなけ
れば上述したタイマ１，２．３は各々の用途に従った動
作を行う。テストモード信号４１がテストモードを示す
場合には、タイマ制御回路１０は選択信号２４，２５．
゛２６格納指示信号２８．２９．３０及びタイマエラー
検出許可信号２７に対し、次の様な制御を行う。
明の一実施例は３種の同一カウント方向を持つタイマ１
．２．３に対するタイマテスト方式で、タイマ１，２．
３は格納データとして、タイマ入力データ３２，３３．
３４を格納指示信号２８．２９．３０の指示によって格
納する０選択回路１４．１５．１６はタイマ入力データ
３２゜３３．３４として、カウント回路１１．１２゜１
３の出力であるカウントデータ３５，３６゜３７と、初
期格納データ２０がタイマ制御回路１０から出力される
選択信号２４，２５．２６によって選択される。カウン
ト回路１１，１２゜１３はタイマ１，２．３の値２１．
２２．２３を入力とし、定められたカウント方向にカウ
ントしたデータを生成しカウントデータ３５．３６゜３
７として出力する。タイマ制御回路１０では、初期デー
タ格納指示信号３８．３９．４０によって選択信号２４
，２５．２６を生成し、またタイマ１，２．３の用途に
応じて格納指示信号２８゜２９．３０を生成し出力する
。−数構出回路１７では、タイマ１，２．３の値を比較
して一致しているかどうかを検出し、不一致の時にタイ
マエラー検出許可信号２７に従ってタイマエラー３１を
出力する。テストモード信号４１がテストモードでなけ
れば上述したタイマ１，２．３は各々の用途に従った動
作を行う。テストモード信号４１がテストモードを示す
場合には、タイマ制御回路１０は選択信号２４，２５．
゛２６格納指示信号２８．２９．３０及びタイマエラー
検出許可信号２７に対し、次の様な制御を行う。
初期データ格納指示信号３８，３９．４０のうち１つで
も初期データ格納を指示すればタイマ制御回路１０は選
択信号２４，２５．２６全てを同時に初期格納データ２
０を選択させる様にする。
も初期データ格納を指示すればタイマ制御回路１０は選
択信号２４，２５．２６全てを同時に初期格納データ２
０を選択させる様にする。
また、初期データ格納指示発生以後は格納指示信号２８
，２９．３０を常に格納指示の状態にする。同時にタイ
マエラー検出許可信号２７をエラー検出許可の状態とす
る。
，２９．３０を常に格納指示の状態にする。同時にタイ
マエラー検出許可信号２７をエラー検出許可の状態とす
る。
上記の制御の結果、初期格納データ２０がタイマ１，２
．３に対し同時に格納され、格納後には格納されたデー
タから常にカウント動作が実行される。
．３に対し同時に格納され、格納後には格納されたデー
タから常にカウント動作が実行される。
このようにテストモード時には、タイマ１゜２．３が完
全に同一の動作となり、常にタイマ１．２．３は同一値
となる。仮に故障が発生していれば初期データ格納及び
カウント動作の過程でタイマ１，２．３の値が不一致と
なり故障の存在を検出することができる。
全に同一の動作となり、常にタイマ１．２．３は同一値
となる。仮に故障が発生していれば初期データ格納及び
カウント動作の過程でタイマ１，２．３の値が不一致と
なり故障の存在を検出することができる。
以上説明した様に本発明は、同一カウント方向を持つ複
数のタイマにおいて、該複数のタイマが全て同一値であ
ることを検出する一致検出回路と複数のタイマに同一の
データを同一タイミングで格納し、同一タイミングでカ
ウントさせるタイマ制御回路とを有することによって、
複数のタイマ各々のテストを１つのタイマに対してテス
トする時間で実行することができる様になり、テスト時
間を短縮することができるという効果がある。
数のタイマにおいて、該複数のタイマが全て同一値であ
ることを検出する一致検出回路と複数のタイマに同一の
データを同一タイミングで格納し、同一タイミングでカ
ウントさせるタイマ制御回路とを有することによって、
複数のタイマ各々のテストを１つのタイマに対してテス
トする時間で実行することができる様になり、テスト時
間を短縮することができるという効果がある。
１．２．３・・・タイマレジスタ、１０・・・タイマ制
御回路、１１，１２．１３・・・カウント回路、１４．
１５．１６・・・選択回路、１７・・・−数構出回路、
２０・・・初期格納データ、２１，２２．２３・・・各
タイマ値、２４，２５．２６・・・各タイマの入力デー
タ選択信号、２７・・・タイマエラー検出許可信号、２
８，２９．３０・・・各タイマの入力データ格納指示信
号、３１・・・タイマエラー、３２．３３゜３４・・・
各タイマの入力データ、３５，３６．３７・・・各タイ
マのカウントデータ、３８，３９．４０・・・各タイマ
の初期データ格納指示信号、４１・・・テストモード信
号。
御回路、１１，１２．１３・・・カウント回路、１４．
１５．１６・・・選択回路、１７・・・−数構出回路、
２０・・・初期格納データ、２１，２２．２３・・・各
タイマ値、２４，２５．２６・・・各タイマの入力デー
タ選択信号、２７・・・タイマエラー検出許可信号、２
８，２９．３０・・・各タイマの入力データ格納指示信
号、３１・・・タイマエラー、３２．３３゜３４・・・
各タイマの入力データ、３５，３６．３７・・・各タイ
マのカウントデータ、３８，３９．４０・・・各タイマ
の初期データ格納指示信号、４１・・・テストモード信
号。
Claims (1)
- 同一カウント方向を持つ複数のタイマにおいて、該複数
のタイマが全て同一値であることを検出する一致検出回
路と、前記複数のタイマに同一データを同時に格納させ
、同一タイミングでカウントさせるタイマ制御回路とを
有することを特徴としたタイマテスト方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250084A JPH0297115A (ja) | 1988-10-03 | 1988-10-03 | タイマテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250084A JPH0297115A (ja) | 1988-10-03 | 1988-10-03 | タイマテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0297115A true JPH0297115A (ja) | 1990-04-09 |
Family
ID=17202571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63250084A Pending JPH0297115A (ja) | 1988-10-03 | 1988-10-03 | タイマテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0297115A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970076139A (ko) * | 1996-05-28 | 1997-12-10 | 데니스 제이. 그린 | 캠 작동식 타이머의 테스트 방법 |
| KR20030047263A (ko) * | 2001-12-10 | 2003-06-18 | 한영수 | 타이머용 통합 지그 장비 |
| KR20030048520A (ko) * | 2001-12-12 | 2003-06-25 | 한영수 | 아날로그 타이머 에이징 검사장치 |
| JP2019012319A (ja) * | 2017-06-29 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1988
- 1988-10-03 JP JP63250084A patent/JPH0297115A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970076139A (ko) * | 1996-05-28 | 1997-12-10 | 데니스 제이. 그린 | 캠 작동식 타이머의 테스트 방법 |
| KR20030047263A (ko) * | 2001-12-10 | 2003-06-18 | 한영수 | 타이머용 통합 지그 장비 |
| KR20030048520A (ko) * | 2001-12-12 | 2003-06-25 | 한영수 | 아날로그 타이머 에이징 검사장치 |
| JP2019012319A (ja) * | 2017-06-29 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| JPH11111000A (ja) | 半導体メモリの故障自己診断装置 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JPH06201801A (ja) | Ｂｉｓｔ回路に用いるための改良されたデータ分析器および分析方法 | |
| JP3076044B2 (ja) | パイプラインのエラー情報記憶方式 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JP2964487B2 (ja) | カウンタ | |
| SU951313A1 (ru) | Устройство дл контрол цифровых объектов | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| JPS6222080A (ja) | 集積回路 | |
| SU1681304A1 (ru) | Устройство дл автоматического поиска дефектов в логических блоках | |
| SU868763A1 (ru) | Устройство дл контрол логических блоков | |
| JPS61202244A (ja) | プログラム故障検出装置 | |
| JP2818192B2 (ja) | 雑音除去装置 | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| SU1166119A1 (ru) | Устройство дл контрол логических блоков | |
| JP2522243B2 (ja) | カウンタ回路 | |
| SU1083138A1 (ru) | Устройство дл контрол неисправностей интегральных схем | |
| JPH02141682A (ja) | フリップフロップ試験回路 | |
| SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
| JPS6222085A (ja) | テスト回路 | |
| JPS61245069A (ja) | 診断回路 | |
| JPS61815A (ja) | シ−ケンス回路の異常個所発見装置 | |
| JPH04255037A (ja) | プログラム制御回路 | |
| JPH03162042A (ja) | ディジタル信号処理回路の自己診断装置 |