JPS6222080A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6222080A JPS6222080A JP60162202A JP16220285A JPS6222080A JP S6222080 A JPS6222080 A JP S6222080A JP 60162202 A JP60162202 A JP 60162202A JP 16220285 A JP16220285 A JP 16220285A JP S6222080 A JPS6222080 A JP S6222080A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output value
- value
- fault
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路に関し、特に、集積回路の内部に試
験手段を有する集積回路に関する。
験手段を有する集積回路に関する。
従来の試験手段を内部に有する集積回路は、試験対象回
路の試験判定結果を保持する手段を特に有しておらず、
試験判定結果の出力タイミングを集積回路内部で調整し
て外部で観測するもの、あるいは複数回の試験結果出力
値を圧縮してその最終圧縮値のみを比較するもの等が存
在した。このような自己試験回路は、例えば１９８１
ＩＥＥＥテストコンファレンス論文ｊＮ（Ｐｒｏｃｅ
ｅｄｉｎｇ ｏｆ Ｔｅ５ｔ Ｃｏｎｆｅｒｅｎ
ｃｅ）の７９〜８１の頁所載の［ア セルフ・テストメ
ソッド フォア ディジタル サーキツツ」 （Ａ
５ｅｌｆ−ｔｅｓｔ ｍｅｔｈｏｄ ｆｏｒｄｉｇ
ｉｔａｌ ｃｉｒｃｕｉｔｓ）と題する論文に詳述さ
れている。
路の試験判定結果を保持する手段を特に有しておらず、
試験判定結果の出力タイミングを集積回路内部で調整し
て外部で観測するもの、あるいは複数回の試験結果出力
値を圧縮してその最終圧縮値のみを比較するもの等が存
在した。このような自己試験回路は、例えば１９８１
ＩＥＥＥテストコンファレンス論文ｊＮ（Ｐｒｏｃｅ
ｅｄｉｎｇ ｏｆ Ｔｅ５ｔ Ｃｏｎｆｅｒｅｎ
ｃｅ）の７９〜８１の頁所載の［ア セルフ・テストメ
ソッド フォア ディジタル サーキツツ」 （Ａ
５ｅｌｆ−ｔｅｓｔ ｍｅｔｈｏｄ ｆｏｒｄｉｇ
ｉｔａｌ ｃｉｒｃｕｉｔｓ）と題する論文に詳述さ
れている。
上述した従来の集積回路は、試験の良否判定結果を保持
する手段を有していないため、判定結果が出力されるタ
イミングを調整して、外部で観測しなければならないと
いう欠点、あるいは、判定結果が出力される出力端子を
外部で常に観測していなければなれないという欠点を持
っていた。また、故障が存在するという判定がなされた
場合に、何番目に試験対象回路に加えられた入力によっ
て故障が発見されたかという情報を判定する手段を有し
ていないため、故障原因の究明が困難であった。
する手段を有していないため、判定結果が出力されるタ
イミングを調整して、外部で観測しなければならないと
いう欠点、あるいは、判定結果が出力される出力端子を
外部で常に観測していなければなれないという欠点を持
っていた。また、故障が存在するという判定がなされた
場合に、何番目に試験対象回路に加えられた入力によっ
て故障が発見されたかという情報を判定する手段を有し
ていないため、故障原因の究明が困難であった。
本発明の集積回路の一つは、試験対象回路の出力期待値
を記憶する記憶素子と、前記試験対象回路からの出力値
と前記出力期待値とをクロック信号に同期させて比較す
る比較回路と、前記試験対象回路による判定結果を保持
する保持回路とを具備することを特徴とする。
を記憶する記憶素子と、前記試験対象回路からの出力値
と前記出力期待値とをクロック信号に同期させて比較す
る比較回路と、前記試験対象回路による判定結果を保持
する保持回路とを具備することを特徴とする。
本発明め集積回路の池の一つは、試験対象回路の出力期
待値を記憶する記憶素子と、前記試験対象回路からの出
力値と前記出力期待値とをクロ・：／り信号に同期させ
て比較する比較回路と、前記試験対象回路による判定結
果を保持する保持回路と、前記クロック信号に同期して
計数を行い、前記故障検出信号により計数を停゛止する
カウンタ回路を具備することを特徴とする。
待値を記憶する記憶素子と、前記試験対象回路からの出
力値と前記出力期待値とをクロ・：／り信号に同期させ
て比較する比較回路と、前記試験対象回路による判定結
果を保持する保持回路と、前記クロック信号に同期して
計数を行い、前記故障検出信号により計数を停゛止する
カウンタ回路を具備することを特徴とする。
〔実施例〕 □
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、比較回
路３において、試験対象回路２の出力値と、記憶素子１
に蓄えられた出力期待値との比較を、試験対象回路の変
化のタイミングと同期させて連 「続的に行なう
、比較回路３の出力を入力される故障値保持回路４は、
故障値が一度でも検出されると、それ以前に保持してい
た値とは異なった値を保持し続ける。この保持回路４の
出力を停止入力とするカウンタ５の停止信号値は故障値
保持回路４の故障を表わす出力値、と一致させておく。
路３において、試験対象回路２の出力値と、記憶素子１
に蓄えられた出力期待値との比較を、試験対象回路の変
化のタイミングと同期させて連 「続的に行なう
、比較回路３の出力を入力される故障値保持回路４は、
故障値が一度でも検出されると、それ以前に保持してい
た値とは異なった値を保持し続ける。この保持回路４の
出力を停止入力とするカウンタ５の停止信号値は故障値
保持回路４の故障を表わす出力値、と一致させておく。
これにより、試験対象回路２の故障の有無及び故障を検
出した比較が何度目に行なわれたものであったかを知る
ことができる。カウンタはその集積回路に含まれている
ものを利用することによりチップ面積の増大を防ぐこと
が可能である。
出した比較が何度目に行なわれたものであったかを知る
ことができる。カウンタはその集積回路に含まれている
ものを利用することによりチップ面積の増大を防ぐこと
が可能である。
第２図は第１図中の比較回路３と故障値保持回路４とカ
ウンタ５の一部の一楕成例を示したものである。試験対
象回路の出力値及び出力期待値は、クロック信号の値Ｏ
から値１への変化に同期してとり出され、ＮＡＮＤゲー
ト（以下、ＮＡと略す）３２へのクロック信号の到達が
、排他的論理和ゲート（以下、ＥＸと略す）３１からの
出力値がＮＡ３２に到達するよりも遅くなるようにタイ
ミングを調整しておく。さらにフリップフロラて以下、
ＦＦと略す）４１は、リセット入力が値０のときリセッ
ト状態となり、出力値Ｏを保持するものとする。
ウンタ５の一部の一楕成例を示したものである。試験対
象回路の出力値及び出力期待値は、クロック信号の値Ｏ
から値１への変化に同期してとり出され、ＮＡＮＤゲー
ト（以下、ＮＡと略す）３２へのクロック信号の到達が
、排他的論理和ゲート（以下、ＥＸと略す）３１からの
出力値がＮＡ３２に到達するよりも遅くなるようにタイ
ミングを調整しておく。さらにフリップフロラて以下、
ＦＦと略す）４１は、リセット入力が値０のときリセッ
ト状態となり、出力値Ｏを保持するものとする。
試験に先だって、ＦＦ４１を初期化クロ・・Ｉりを使用
し、て初期化し、その出力値を１とする。試験対象回路
の出力値と出力期待値が一致しない場合はＥＸ３の出力
値は１であり、クロック信号がＮＡ３２に到達した後に
、ＮＡ３２の出力値は０となり、ＦＦ４１をリセッ１〜
させ、その出力値を０とする。ＦＦ４１は一度リセット
されると初期化クロックを入力させない限り出力値０を
保持する。
し、て初期化し、その出力値を１とする。試験対象回路
の出力値と出力期待値が一致しない場合はＥＸ３の出力
値は１であり、クロック信号がＮＡ３２に到達した後に
、ＮＡ３２の出力値は０となり、ＦＦ４１をリセッ１〜
させ、その出力値を０とする。ＦＦ４１は一度リセット
されると初期化クロックを入力させない限り出力値０を
保持する。
よって一度ら期待値からのはずれを検出しなかった場合
のみＦＦ４１の最終出力値が１となる。このことよりＦ
Ｆ４１の出力値は故障を一度でも検出したかどうかの判
定に使用可能である。またクロック信号とＦＦ４１の出
力信号との論理積をアンドケート（以下、ＡＮと略す）
５１でとった出力をカウンタ５の最終カウンタ動作のク
ロックとして入力することにより、期待値からのはずれ
を検出した場合には、それ以後ＦＦ４１の出力値がＯに
固定されカウンタへの最終カウンタ動作クロックが出力
されなくなり、カウンタの動作が停止するため、全比較
が終了した後に、カウンタの値を収り出すことにより、
何回目の比較で期待値からのはずれを検出しなかを判定
できる。
のみＦＦ４１の最終出力値が１となる。このことよりＦ
Ｆ４１の出力値は故障を一度でも検出したかどうかの判
定に使用可能である。またクロック信号とＦＦ４１の出
力信号との論理積をアンドケート（以下、ＡＮと略す）
５１でとった出力をカウンタ５の最終カウンタ動作のク
ロックとして入力することにより、期待値からのはずれ
を検出した場合には、それ以後ＦＦ４１の出力値がＯに
固定されカウンタへの最終カウンタ動作クロックが出力
されなくなり、カウンタの動作が停止するため、全比較
が終了した後に、カウンタの値を収り出すことにより、
何回目の比較で期待値からのはずれを検出しなかを判定
できる。
以上説明したように、本発明は、試験対象回路の出力値
と出力期待値との比較経過から不一致を検出した場合に
、その検出値を保持する構成をとることにより集積回路
の外部ではタイミングを考慮せず全比較終了後にこの値
を観測するだけで故障の検出を可能とし、またカウンタ
機能をもつ回路をあわせ持ち、比較が行なわれるたびに
カウントされる構成とし、不一致が検出されるとカウン
タが停止あるいはカウント値の保存を行なうような構成
とすることにより、逐一外部での比較を行なわなくとも
、全比較終了後に何度口の比較で不一致を生じたかを知
ることができ、詳細の故障解析を可能とするという効果
がある。
と出力期待値との比較経過から不一致を検出した場合に
、その検出値を保持する構成をとることにより集積回路
の外部ではタイミングを考慮せず全比較終了後にこの値
を観測するだけで故障の検出を可能とし、またカウンタ
機能をもつ回路をあわせ持ち、比較が行なわれるたびに
カウントされる構成とし、不一致が検出されるとカウン
タが停止あるいはカウント値の保存を行なうような構成
とすることにより、逐一外部での比較を行なわなくとも
、全比較終了後に何度口の比較で不一致を生じたかを知
ることができ、詳細の故障解析を可能とするという効果
がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図中の比較回路、保持回路およびカウンタの一部を示す
回路図である。 １・・・記憶素子、２・・・試験対象回路、３・・・比
較回路、４・・・保持回路、５・・・カウンタ。 代理人 弁理士 内 原 晋（ 「
図中の比較回路、保持回路およびカウンタの一部を示す
回路図である。 １・・・記憶素子、２・・・試験対象回路、３・・・比
較回路、４・・・保持回路、５・・・カウンタ。 代理人 弁理士 内 原 晋（ 「
Claims (3)
- （１）試験対称回路の出力期待値を記憶す記憶素子と、
前記試験対象回路からの出力値と前記出力期待値とをク
ロック信号に同期させて比較する比較回路と、前記試験
対象回路による判定結果を保持する保持回路とを具備す
ることの特徴とする集積回路。 - （２）前記保持回路が、初期化信号により２値の一方に
出力値を保持され、前記出力値と前記出力期待値とが不
一致のとき２値の他方に変化しその後保持される故障検
出信号を出力することを特徴とする特許請求の範囲第（
１）項記載の集積回路。 - （３）試験対象回路の出力期待値を記憶する記憶素子と
、前記試験対象回路からの出力値と前記出力期待値とを
クロック信号に同期させて比較する比較回路と、前記試
験対象回路による判定結果を保持する保持回路と、前記
クロック信号に同期して計数を行い、前記故障検出信号
により計数を停止するカウンタ回路を具備することを特
徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162202A JPS6222080A (ja) | 1985-07-22 | 1985-07-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162202A JPS6222080A (ja) | 1985-07-22 | 1985-07-22 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222080A true JPS6222080A (ja) | 1987-01-30 |
Family
ID=15749916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162202A Pending JPS6222080A (ja) | 1985-07-22 | 1985-07-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015813A (en) * | 1988-12-14 | 1991-05-14 | Mitsubishi Denki Kabushiki Kaisha | Power feeding port arrangement for a microwave heating apparatus |
| JPH08146091A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体集積回路 |
-
1985
- 1985-07-22 JP JP60162202A patent/JPS6222080A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015813A (en) * | 1988-12-14 | 1991-05-14 | Mitsubishi Denki Kabushiki Kaisha | Power feeding port arrangement for a microwave heating apparatus |
| JPH08146091A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0095928B1 (en) | Pipeline processing apparatus having a test function | |
| US4049956A (en) | Method of and means for in-line testing of a memory operating in time-division mode | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| US6009028A (en) | Failure self-diagnosis device for semiconductor memory | |
| JP2006010707A (ja) | 集積回路 | |
| JPS6222080A (ja) | 集積回路 | |
| US6378092B1 (en) | Integrated circuit testing | |
| JP3710639B2 (ja) | 半導体装置 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP2964487B2 (ja) | カウンタ | |
| JPS5827247A (ja) | 論理装置 | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| JPH02234240A (ja) | 情報処理装置 | |
| JPS5860363A (ja) | 論理装置の動作履歴記憶方式 | |
| US3237158A (en) | Ring counter checking circuit | |
| JPH0792230A (ja) | 集積回路と集積回路の故障検出回路 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPS6116099B2 (ja) | ||
| JPH02118475A (ja) | 論理集積回路 | |
| JPH0331233B2 (ja) | ||
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JPS62197771A (ja) | Ｌｓｉの機能テスト装置 |