JPH0348944A

JPH0348944A - エラー情報記憶方式

Info

Publication number: JPH0348944A
Application number: JP1184961A
Authority: JP
Inventors: Yoichi Sato; 洋一佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-18
Filing date: 1989-07-18
Publication date: 1991-03-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はエラー発生時にエラー情報を失うことなく、命
令の再試行を高速に行なうことができる情報処理装置に
於けるエラー情報記憶方式に関する。

〔従来の技術〕

従来、情報処理装置に於いては、演算処理装置や主記憶
袋Ｔ１．等の装置内にハードウェアの障害にかかるエラ
ーを検出してその情報（エラー情報）を−時的に保持す
るエラー検出機構が設けられており、そのエラー検出機
構でエラー検出が行なわれると、処理が中断されるよう
になっている。そして、外部の障害処理装置はそのエラ
ーを生じた装置からエラー１１１報を読出してエラー情
報の履歴として内部の記憶手段に記憶した後、命令再試
行判定情報に基づいて命令の再試行が可能か否かを判定
し、可能ならばエラーリセットを行ない、命令の再試行
を行なうようにしている。このエラーリセットによって
エラー検出機構に保持されていたエラー情報がクリアさ
れ、新たなエラー情報の保持が可能となる。尚、エラー
の生じた装置からのエラー情Ｉｇの読出し方法としては
クロフクを停止させた後、スキャンパスを介して情報を
読出す方法や、専用の読出しパスを設けておき、そのパ
スを介して読出す方法等がある。前者は予めスキャンパ
スを回路に組み込んでおくことにより、多（の情報を読
出すことが可能だが、読出し時間が長くなる。また、後
者は前者に比べて読出しを高速に行なうことはできるが
、回路に読出し専用のパスを設ける必要があるため、回
路が大きくなる。

〔発明が解決しようとする課題〕

従来は上述したように、エラー情報を障害処理。

装置内の記憶装置に記憶させてから命令の再試行を行な
うようにしているため、命令の再試行を行なうまでに多
くの時間を必要とする問題があった。

障害処理装置内の記憶手段にエラー情報を記憶する前に
、エラーリセットを行ない、命令の再試行を行えば、命
令の再試行の高速化は可能となるが、従来の構成ではエ
ラー情報が失われてしまい、エラー情報の履歴を残して
おくことができなくなる。

本発明の目的は、エラー情報の履歴の取得を可能としつ
つ、命令の再試行を高速に行なわせることができるよう
にすることにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するため、エラー検出手段を有する情報処理装置に於いて、エラー
情報を記憶する第１．第２の記憶手段と、該第１．第２
の記憶手段の内の一方を選択する選択手段とを設け、前記エラー検出手段がエラーを検出することにより、前
記第１．第２の記憶手段の内の前記選択手段によって選
択された記憶手段にエラー情報を記憶し、エラーリセットが指示されることにより、前記第１．第
２の記憶手段の内の前記選択手段によって選択されてい
ない記憶手段の内容をリセットすると共に、前記選択手
段に他方の記憶手段を選択させる。

〔作　用〕

エラー検出手段によりエラーが検出されることにより、
エラー情報が第１．第２の記憶手段の内の選択手段によ
って選択されている記憶手段に記憶される。また１、エ
ラーリセットが指示されることにより、第１．第２の記
憶手段の内、選択手段によって選択されていない記憶手
段の内容がリセットされると共に、選択手段がｉ！訳す
る記憶手段が切換えられ、前回のエラー情報を保持しつ
つ、新たなエラー情報の保持を可能とする。

〔実施例〕

次に本発明の実施例について図面を参類して詳細に説明
する。

第１図は本発明の実施例のブロック図であり、エラーレ
ジスタ２０．２１の内の何れを使用するのかを指定する
切換フラグ１０と、図示を省略したエラー検出手段から
のエラー検出信号２０１〜２０４が加えられる４ビツト
構成のエラーレジスタ２０．２１と、切換フラグ１０の
内容が°０“の場合はエラーレジスタ２０を、“ｌｏの
場合はエラーレジスタ２１を選択し、選択したエラーレ
ジスタの内容を４ピント構成のエラー情報３０５として
障害処理！ｌａ直（図示せず）に出力すると共に結線２
０５或いは結線２１５を介して加えられる選択したエラ
ーレジスタの各ビットの内容に対応した信号３０１〜３
０４を出力する切換回路３０と、切１負回路３０から出
力された信号３０１〜３０４の論理和をとり、エラー通
知信号３１１として障害処理装置へ出力するオアゲート
３１と、インパーク４０．４１と、アンドゲート４２〜
４５とから構成されている。同図に示したと同様の構成
を有する回路は情報処理装置内の複数のブロック（装置
の構成単位）に設けられており、各々が障害処理装置に
接続されている。尚、本実施例ではエラー検出信号２０
１〜２０４の信号数が４つの場合を示しているが、エラ
ー検出信号の信号数はこれに限られるものではない、ま
た、本実施例ではエラー情（１３０５のビット数をエラ
ーレジスタ２０．２１のビット数と同じ４ビツトとした
が、エラーレジスタ２０．２１のビット数が多い場合は
エラーレジスタ２０．２１の内容を上位。

下位に分けて出力する等、情１０を分割して出力するこ
ともできる。

切換フラグｌＯにはエラーリセット信号６０１が加えら
れており、切換フラグ１ｏはエラークセ２ト信号６０１
が“ｌ”となることによりインバータ４１の出力信号４
１１をセットする。即ち切換フラグｌＯはエラーリセッ
ト信号６０１が“１″となる毎に反転する。アンドゲー
ト４２はエラーホールド信号５０１を反転したインバー
タ４０の出力１８号４０１と切換フラグ１０の出力信号
ｌＯ１を反転したインバータ４１の出力信号４１１とを
入力とし、その出力信号４２１はエラーレジスタ２０の
ストローブ信号となる。アンドゲート４３はインバータ
４０の出力信号４０１と切換フラグ１０の出力信号１０
１とを入力とし、その出力信号４３１はエラーレジスタ
２１のストローブ信号となる。また、アンドゲート４４
はエラーリセット信号６０１と切換フラグ１０の出力信
号１０１とを入力とし、その出力信号４４１はエラーレ
ジスタ２０のリセット信号となり、アンドゲート４５は
エラーリセット（３号６０１とインバータ４１の出力信
号４１１とを入力とし、その出力信号４５１はエラーレ
ジスタ２１のリセット信号とな第２図は切換フラグ１０
．エラーホールド信号５０１、エラーリセット信号６０
１の状態とエラーレジスタ２０．２１の動作との関係を
示した図である。尚、同図に於いて−は“１°、“Ｏ”
の何れでも同じ論理になることを示している。

第３図は第１図の動作を示すタイムチャートであり、以
下各図を参照して動作を説明する。

今、例えば、クロックＴＯ後に障害が発生し、エラー検
出信号２０１がｌ１ｌ１１になったとする。

尚、クロックＴＯに於いては切換フラグ１０の値は１０
１になっているとする。

エラー検出信号２０１がクロックＴＯ後に１１１となる
と、クロックＴＩの立下がりに於いてエラーレジスタ２
０に２進ｍｔｏｏｏがセットされる。

エラーレジスタ２０の内容は結ｗＡ２０５．切換回路３
０を介してオアゲート３１に加えられ、エラー通知信号
３１１が“１°となり、障害処理装置に障害が発生した
ことが通知される。

障害処理装置には前述したように、第１図に示したと同
様な構成を存する回路が複数接続されており・その内の
１つでもエラー通知信号を“！”にすると、各回路に対
するエラーホールド信号を“ｌｏとする。従って、第１
図に示した回路がエラー通知信号３１１を“１′にする
と、障害処理装置はエラーホールド信号５０１を“１″
にすると共に、他の回路に対するエラーホールド信号も
′ｌ°にする。エラーホールド信号５０１がｌ”とされ
ることにより、クロックＴ２の立下がりに於いてはエラ
ーレジスタ２０の内容はホールドされる。従って、以後
同様の動作が繰返し行なわれ、エラーホールド信号５０
１がＩ”のままとなり、エラーレジスタ２０の内容がホ
ールドされる。また、第１［ｇに示したと同様の構成を
有する他の回路に於いても同様の動作が行なわれ、エラ
ーレジスタの内容がホールドされる。尚、これ以後に於
いても上記他の回路は第１図に示した回路と同様の動作
を行なうものであるので、以後の説明は第１図に示した
回路についてのみ行なう。

障害処理装置は、エラーホールド信号５０１を“ｌｏと
すると、情報処理装置の構成単位である各ブロックから
通知される命令再試行判定情報を調べ、命令再試行が可
能ならば、エラーリセットを発行して命令の再試行を実
行させると共にエラーリセット信号６０１を１１１とす
る。一方、命令の再試行が不可能ならば、エラーの発止
した装置の切り離しや、装置の再初期化を行なった後、
ソフトウェア（オペレーティングシステム）にリトライ
不可エラーの発生を通知する。この場合はエラーリセッ
トは発行せず、更に上位のリセットが行なわれる。

第３図ではクロックＴｎ後にエラーリセット信号６０１
が°ｌ”になったことを示している。エラーリセット信
号６０１が′ｌ″となることによりクロックＴｎ＋ｌに
於いてエラーレジスタ２１がリセットされ、切１負フラ
グ１０のイ直は“０”から“１′へ変化する。従って、
クロックＴｎ＋１以降はエラーレジスタ２！が切ｔＡＩ
ＩＩ３Ｑによって選択されるため、エラー通知信号３１
１は“Ｏ”となる、また、エラー通知信号３１１が“０
１にｆｌルと、障害処理装置はエラーホールド信号５０
１を１０７にし、この時、切換フラグ１０の値は“１″
になっているので、次にエラーリセット信号６０１が°
１″にされるまで、エラーレジスタ２０の内容（２進値
１０００）はホールドされる。

また、障害処理装置はエラーリセットを発行し、命令の
再試行を開始させるのと並行してエラー情報３０５の読
出しを行ない、内部の記憶手段に記憶する。従って、従
来例のように、エラー情報の読出しのために命令の再試
行が遅れることはない。

〔発明の効果〕

以上説明したように、本発明は、エラー情報を記憶する
記憶手段を二重化しておき、２つの記憶手段を交互に使
用してエラー情報を記憶すると共に、エラーリセットが
指示されることにより今回エラー情報を記憶した記憶手
段はそのままとし、前回エラー情報を記憶した記憶手段
をリセットするようにしたものであり、エラー発生後、
エラー情報の続出しを行なわずにエラーリセットを行な
っても今回のエラー情報が消えてしまうことがないので
、エラー情ｔＵを消すことなく迅速に命令の再試行を行
なうことができる効果がある。尚、消されずに残された
エラー情報を適当な時期に読出すことにより、エラー情
報の履歴を取得することが可能である。

【図面の簡単な説明】第１図は本発明の実施例のブロック図、第２図はエラー
レジスタ２０．２１の動作説明図及び、第３図は実施例の動作を示すタイムチャートである。図に於いて、１０・・・切換フラグ、２０．２１・・・
エラーレジスタ、３０・・・切換回路、３１・・・オア
ゲート、４０．４１・・・インバータ、４２〜４５・・
・アンドゲート。

Claims

【特許請求の範囲】エラー検出手段を有する情報処理装置に於いて、エラー
情報を記憶する第１、第２の記憶手段と、該第１、第２
の記憶手段の内の一方を選択する選択手段とを設け、前記エラー検出手段がエラーを検出することにより、前
記第１、第２の記憶手段の内の前記選択手段によって選
択された記憶手段にエラー情報を記憶し、エラーリセットが指示されることにより、前記第１、第
２の記憶手段の内の前記選択手段によって選択されてい
ない記憶手段の内容をリセットすると共に、前記選択手
段に他方の記憶手段を選択させることを特徴とするエラ
ー情報記憶方式。