JPH0388045A - 論理回路 - Google Patents

論理回路

Info

Publication number
JPH0388045A
JPH0388045A JP1224973A JP22497389A JPH0388045A JP H0388045 A JPH0388045 A JP H0388045A JP 1224973 A JP1224973 A JP 1224973A JP 22497389 A JP22497389 A JP 22497389A JP H0388045 A JPH0388045 A JP H0388045A
Authority
JP
Japan
Prior art keywords
register
divided
data
error
divided portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1224973A
Other languages
English (en)
Inventor
Toshiro Maeda
前田 敏郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1224973A priority Critical patent/JPH0388045A/ja
Publication of JPH0388045A publication Critical patent/JPH0388045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子計算機などディジタル・データ処理装置
内に設置される論理回路に関する。
(従来の技術) 電子計算機などディジタル・データ処理装置内に設置さ
れる論理回路は、あるレジスタに保持された入力データ
に誤りが発生した場合、この誤りの発生を上位部分など
に通知すると共に、この誤りの発生をレジスタの障害と
見做してこれを代替用レジスタに置き換えるようになっ
ている。また、あるレジスタに誤りが発生するまではそ
の代替用のレジスタをすベリバッファ用レジスタとして
動作させ、これに誤り発生時のデータを保持させるよう
になっている。
(発明が解決しようとする課題) 上述した従来の論理回路では、レジスタの一部が故障し
た場合でもその全体をすべりバッファ用から代替用とし
て切り替えてしまっている。このため、代替用として切
り替られれたレジスタの他の部分に故障が発生するとレ
ジスタ全体としての動作の継続が不能になるという問題
がある。
(課題を解決するための手段) 本発明の論理回路は、入力されるディジタル・データを
同一ビット幅の複数の部分に分割しつつ保持する第1の
レジスタと、この第1のレジスタと同一の構成を有し上
記分割部分ごとにこの第1のレジスタに対するすべりバ
ソファ部分又は代替部分として動作可能な第2のレジス
タとを備えている。
更に、この論理回路は、第1のレジスタに保持された人
力データについて各分割部分ごとに誤りの有無を検査し
検査結果を出力する誤り検査手段と、この誤り検査結果
が誤りの発生を示している分割部分については第2のレ
ジスタの対応の分割部分を第1のレジスタに対する代替
部分として動作させ、その他の分割部分については第2
のレジスタの対応の分割部分を第1のレジスタに対する
すべりバソファ部分として動作させるようにデータの転
送経路とレジスタの動作とを分割部分ごとに制御する制
御手段とを備えている。
すなわち、本発明の論理回路は、人力データを保持する
ための一方のレジスタと、これに対するすべりバッファ
用と代替用とを兼ねる他方のレジスタとを分割部分ごと
の障害の発生状況に応じてすべりバッファ用又は代替用
として個別に動作させる構成であるから、双方のレジス
タの同一分割部分に障害が発生しない限り論理回路とし
ての動作の継続が可能となり、稼働性が大幅に向上する
以下、本発明の作用を実施例と共に詳細に説明する。
(実施例) 第1図は、本発明の一実施例の論理回路の構成を示すブ
ロフク図である。
第1図において、1はデータレジスタ、2a〜2dは誤
り検出回路、3a〜3dは誤り検出表示用のインジケー
タ、4はすべりバッファ用と代替用を兼ねるデータレジ
スタ、5a〜5dは入力データのセレクタ、6a〜6d
は出力データのセレクタ、7a〜7dは誤り検出回路、
8はレジスタ制御回路である。
第1図において、データレジスタ1は、人力データをバ
イト単位に分割して保持可能な4個の分割部分1a、l
b、lc及びldから構成されている。データレジスタ
4も同様に、入力データをバイト単位に分割して保持可
能な4個の分割部分4a、4b、4c及び4dから構成
されている。
誤り検出回路2a〜2dはデータレジスタ1に保持され
たデータの誤りを分割部分1a〜1dのバイト単位に検
出する。インジケータ3a〜3dは4個のフリツブ・フ
ロップから構成され、対応の誤り検出回路2a〜2dで
誤りが検出されると信号′41A12a〜12dを介し
てセットされる。インジケータ3a〜3dから信号線1
1a〜lid上に出力されるインジケータ出力は、デー
タレジスタ4への人力データをセレクタ5a〜5dに選
択させるための制御信号になり、また、データレジスタ
4から信号線14a−14d上への出力データとデータ
レジスタ1から信号線13a〜13d上への出力データ
をセレクタ6a〜6dに選択させるための制御信号にも
なると共に、レジスタ制御回路8に対する制御信号にも
なる。
セレクタ5a〜5dは、信号vA11a〜lld上のエ
ラー表示信号に従って、データレジスタ1の各分割部分
1a〜1dへの入力データ又は出力データの一方を選択
してデータレジスタ4の対応の分割部分4a〜4dに供
給する。セレクタ6a〜6dも、信号線11a〜lid
上のエラー表示信号に従って、データレジスタlの各分
割部分1a〜1dから信号線13a〜13d上に出力さ
れるデータ又はデータレジスタ4の各分割部分4a〜4
dから信号線14a−14d上に出力されるデータの一
方を選択して出力データとして後段に供給する。
誤り検出回路7a〜7dは、データレジスタ4の各分割
部分4a〜4dに保持されたデータの誤りを検出し、検
出結果を信号線15 a〜15d上に出力する。レジス
タ制御回路8は、信号線11a〜11d上と15a〜1
5d上に出力されたエラー発生状況に応じた制御指令を
制御信号線9と10とに出力することにより、データレ
ジスタlとデータレジスタ4に対し分割部分ごとのデー
タ保持動作とその禁止とを指令する。このレジスタ制御
回路8は、上記エラーの発生状況を上位装置などの外部
回路に通知する。
データレジスタ4の分割部分4a〜4dは、データレジ
スタ1の分割部分1a〜1dのうちインジケータ3a〜
3dの出力に基づき正常であることが示されている部分
に対してはすべりバッファ部分として動作する。すなわ
ち、分割部分1aが正常であれば、この分割部分1aに
保持されたデータがセレクタ5aを経て1タイミング遅
れた緩衝を受けつつデータレジスタの分割部分4aに保
持される。
データレジスタ4の分割部分4a〜4dは、データレジ
スタ1の分割部分1a〜1dのうちインジケータ3a〜
3dの出力に基づき障害の発生が示されている部分に対
しては代替用部分として動作する。すなわち、分割部分
1bに障害が発生していれば、正常時にはこの分割部分
1aに供給されるはずのデータがセレクタ5aを経てデ
ータレジスタの分割部分4aに保持されると共にここか
らセレクタ6aを経て出力されることにより、分割部分
4aは分割部分1aの代替用として動作する。
(発明の効果) 以上詳細に説明したように、本発明の論理回路は、入力
データを保持するための一方のレジスタと、これに対す
るすべりバッファ用と代替用を兼ねる他方のレジスタと
をその分割部分ごとの障害の発生状況応じてすべりバッ
ファ用又は代替用として個別に動作させる構成であるか
ら、双方のレジスタの同一分割部分に障害が発生しない
限り論理回路としての動作の継続が可能となり、稼働性
が大幅に向上するという効果が奏される。
【図面の簡単な説明】
第1図は、本発明の一実施例の論理回路の構成を示すブ
ロック図である。 1・・・第1のレジスタ、2a〜2d、7a〜7d・・
・誤り検出回路、3a〜3d・・・エラーインジケータ
、4・・・第2のレジスタ、5a〜5d、6a〜6d・
・・セレクタ、8・・・レジスタ制御回路、9,10.
11a〜11d、12a 〜12d、13a 〜IJd
、14a〜14d。 15a〜15d・・・信号線。

Claims (1)

  1. 【特許請求の範囲】 入力されるディジタル・データを同一ビット幅の複数の
    部分に分割しつつ保持する第1のレジスタと、 この第1のレジスタと同一の構成を有し前記分割部分ご
    とにこの第1のレジスタに対するすべりバッファ部分又
    は代替部分として動作可能な第2のレジスタと、 この第1のレジスタに保持された入力データについて前
    記各分割部分ごとに誤りの有無を検査し検査結果を出力
    する誤り検査手段と、 この誤り検査結果が誤りの発生を示している分割部分に
    ついては前記第2のレジスタの対応の分割部分を第1の
    レジスタに対する代替部分として動作させ、その他の分
    割部分については前記第2のレジスタの対応の分割部分
    を第1のレジスタに対するすべりバッファ部分として動
    作させるようにデータの転送経路とレジスタの動作を前
    記分割部分ごとに制御する制御手段とを備えたことを特
    徴とする論理回路。
JP1224973A 1989-08-31 1989-08-31 論理回路 Pending JPH0388045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1224973A JPH0388045A (ja) 1989-08-31 1989-08-31 論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1224973A JPH0388045A (ja) 1989-08-31 1989-08-31 論理回路

Publications (1)

Publication Number Publication Date
JPH0388045A true JPH0388045A (ja) 1991-04-12

Family

ID=16822109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1224973A Pending JPH0388045A (ja) 1989-08-31 1989-08-31 論理回路

Country Status (1)

Country Link
JP (1) JPH0388045A (ja)

Similar Documents

Publication Publication Date Title
KR100188170B1 (ko) 회로소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템
JPH0388045A (ja) 論理回路
JP2704062B2 (ja) 情報処理装置
JP2806645B2 (ja) スキャンパスエラー検出回路
JP3008914B2 (ja) 半導体集積回路
JPH05298193A (ja) メモリアクセス障害検出回路
JPH0348944A (ja) エラー情報記憶方式
JP2531615B2 (ja) 集積回路
JPS61195431A (ja) 自動検査可能なパリテイチエツク回路
JPS60221842A (ja) 論理装置の故障診断回路
JP2552027B2 (ja) 入出力制御装置番号設定方式
JP3157662B2 (ja) Lsi診断制御回路
JPH01102651A (ja) 診断方式
JPH04283500A (ja) Ramの動作監視回路
JPH04271430A (ja) データバッファ装置
JPS62171045A (ja) 障害情報保持回路
JPH02157952A (ja) 記憶装置
JPH0331953A (ja) 情報処理装置
JPH04181333A (ja) 障害検出回路
JPS638956A (ja) メモリ診断回路
JPH05165735A (ja) パリティエラー発生メモリ素子の識別方式
JPH06180351A (ja) 双方向境界走査回路
JPS6167164A (ja) 入出力チヤネルのハ−ドウエア診断方式
JPH0466880A (ja) 障害処理装置
JPH04113282A (ja) 半導体集積回路