JPS6167164A - 入出力チヤネルのハ−ドウエア診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置の入出力チャネルのハード
ウェア診断方式に関し、特に、入出力インタフェースを
マイクロ・プログラムで制御する入出力チャネルすなわ
ち低速チャネルと専用のハードウェアで制御する入出力
チャネルすなわち高速チャネルとを備え、これらの低速
チャネルおよび高速チャネルを共通のマイクロ・プロセ
ッサで制御する形式のデータ処理装置における入出力チ
ャネルのハードウェアを診断する方式に関するものであ
る。

〔従来の技術〕

一般にデータ処理装置の入出力チャネルには。

バイト・マルチプレクサ・チャネルで代表されるような
比較的中低速の入出力装置が接続される低速チャネルと
、ブロック・マルチプレクサ・チャネルで代表されるよ
うな高速の入出力装置が接続される高速チャネルとがあ
る。そして５人出方インタフェースの制菌方式としては
、低速チャネルではマイクロ・プログラムによる制御、
高速チャネルでは専用のハードウェアによる制御が多い
。

第３図は従来のこの種のデータ処理装置の代表的な例を
示す構成図であり１図においてｌは中央処理装置、コは
主記憶装置、ＪはマイクｃＩ−プロセッサ（図示しない
）で複数のチャネルを共通に制御するチャネル制−装置
、ダは低速チャネル、ｔａ乃至６ｃは高速チャネル、ａ
ａ乃至６ｃは低速チャネル弘に接続される入力出装置、
Ａｄ乃至６ｆは高速チャネル５ａ乃至３ｃにそれぞれ接
続される入出力装置、７ａ乃至りｄは低速チャネル弘ま
たは高速チャネル！ａ乃至５ｃと入力出装置６ａ乃至Ａ
ｆの間の入出力インタフェースである。

なお、高速チャネル！ａ乃至５Ｃは同一の構成のもので
よい。また、低速チャネルと高速チャネルの数、入出力
装置の数などは必要に応じて任意に選んでよいことは勿
論である。

さて、上述のようなデータ処理装置に入出力装置を実際
に接続して入出力チャネルの／％−ドウエアを診断する
と、不良がある場合に入出力チャネルと入出力装置のい
づれに不良があるのかを区別するのが困難なこと、任意
の異常条件を発生させることが不可能であること、入出
力装置という設備が必要になることなどの問題を生じる
ため、従来は入出力チャネル自体に自己診断機能を持た
せておくのが一般的であった。

このような従来の入出力チャネルのハードウェア診断方
式を第参図および第Ｓ図に示す。ｉｓ図は低速チャネル
のハードウェア診断方式を示すブロック図であり１図に
おいてｔはチャネル制量装置Ｊ内にあって複数のチャネ
ルを制御するマイクロ・プロセッサ、デは低速チャネル
グ内にあってマイクローブａセッサｔによる書込みが可
能な出力レジスタ、ｌＱはこの出力レジスタブに接続さ
れて入出力インタフェース信号を駆動するインタフェー
ス・ドライバ、１１は入出力インタフェースのうちの出
力信号線、／コ、／３は入出力インタフェースｅコネク
タ、１４！は入出力インタフェースのうちの入力信号線
、１３は入出力インタフェース信号を受けるインタフェ
ース−レシーバ、１６はこのインタフェース−レシーバ
／ｊに接続サレテマイクロ・プロセッサざによる読取り
が可能な入力レジスタ、／７は診断のために低連チャネ
ル弘の出力信号線／／と入力信号線ｌｑを廖結するケー
ブルである。

以上のような構成により、低速ブーヤネルグの場合は、
マイクロ・プロセッサＳが出力レジスタワＫｖき込んだ
内容がそのま工出力信号線／／に出力され、また入力信
号線ｌｌＩの内容がそのま工人カレジスタ１６を介して
マイクロ拳プロセッサＣｋ読み取ることができる。そこ
で１診断時には。

ケーブル１７で出力信号１ｐ　／　ｔと入力信号１ｉ　
ｔ　ａを直結する。この状態でマイクロ・プロセッサＳ
が出力レジスタ９に成る値を書き込むと、その内容はイ
ンタフェース−ドライバＩＯ１出力信号線／／、インタ
フェースｅコネクタ／２．ケーブル／７．インタフェー
スｅ：１ネクタ／Ｊ、入力信号線／　４’、インタフェ
ース・レシーバ’ｊヲＪ、Ｌ、−１：入力レジスタ／６
に入力されるため、マイクロ・プロセッサざで読み取る
ことが可能となる。すなわち、マイクロ・プロセッサｔ
が任意の値を出力レジスタＰＫ書き込み、その後入力レ
ジスタ１６の内容を読み取って期待値と比較することに
より。

インタフェース・コネクタｌλ、ｔｒｉでをも含めた自
己診断が可能となる。

第３図は高速チャネルのハードウェア診断方式を示すブ
ロック図であり１図において１ｇは入出力インタフェー
ス制量のための専用ハードウェアであるインタフェース
制量回路、／９はマイクロ−プロセッサｇによる書き込
みが可能でありかつインタフェース開開回路ｔｇＶｃ出
力を供給する出力レジスタ、２０はインタフェース側聞
回路／１から信号が入力されかつマイクロ・プロセッサ
ｔによる読み取りが可能な入力レジスタ、２／はインタ
フェース制御回路／ｒに接続されて入出力インタフェー
ス信号を駆動するインタフェース・ドライバ、ココは入
出力インタフェースのうちの出力信号線、コ３，２ＩＩ
は入出力インタフェース・コネクタ、コ！は入出力イン
タフェースのうちの入力信号線、コロは入出力インタフ
ェース信号を受ケルインタフェース・レシーバ、コク）
２　ｆｆイクローグロ七ツサｔによる書き込みが可能な
診断用出力Ｌ／　シスｆｉ　、コｊはインタフェース・
レシーバコロの出力または診断用出力レジスタークの出
力を選択してインタフェース制御回路／ｌｆへ供給する
セ゛レクタ、コ９は診断用出力レジスタコクのうちの／
ビットでありかつセレクタコｔの入力を切り替える診断
モード信号、３０はインタフェース・レジ−／＜　Ｊ　
４の出力が入力されかつマイクロ・プロセッサｔによる
読み取りが可能な診断用入力レジスタ、３１は診断のた
めに高速チャネル例えば３ａの出力信号線ココと入力信
号線２ｊ′とを直結するケーブルである。なお、これら
第ダ図および第５図はともに、後述するこの発明による
ハードウェア診断方式との対比を明確にするため、入出
力チャネルのうち入出力インタフェース制御部のみを示
し、その他の部分は省略した。

以下、第３図の高速チャネル、ｔａにおけるハードウェ
ア診断方式を説明するが、そのために、まず非診断時の
通常動作について説明する。通常動作時はインタフェー
スーコネクタコ３．−弘にはケーブルＪ／の代りにイン
タフェース・ケーブルを介して入出力装置が接続され、
また診断モード信号コブはセレクタ２ｔがインタフェー
ス・レシーバ２６の出力を選択するように設定されてい
る。

マイクロ・プロセッサｔが出力レジスタ／？に所定の値
を書き込むと、それ以後は、マイクロ・プロセッサｔの
制御とは無関係に、すなわち独立してインタフェース制
御回路／１が出力信号線２コの制御を行い、入力信号８
２ｋに対する応答動作を行う。そして、必要に応じて入
力レジスターＯＫ所定の値を書き込んでマイクロ・プロ
セッサｔに結果を報告する。すなわち、出方レジスタｌ
デ。

入力レジスタ２ｏと出カ信号Ｉｓ２コ、入カ信号線、　
２！との間にインタフェース制御回路１ｇと云うｔｌ用
のバー）’　ウｘアが存在するために、低速チャネルの
ようにマイクロ・プログラムが直接式出方インタフェー
スを制御できないのと同時に１診断時にはこのインタフ
ェース制御回路／ｒの動作も診断することが必要となる
。そのために特に設げられているのが診断そ一ド信号コ
９を供給する診断用出力レジスターク、セレクタコｊ、
およヒ検断用入力レジスタ３Ｑなのである。

そこで１診断時の動作について説明する。まず。

インタフェース・コネクタ２ＪとコｌをケーブルＪ／で
接続する。次に、マイクロ・プロセッサｔが診断用出力
レジスタコクに所定の値を書き込むことにより、診断用
出方レジスタコアに診断モード信号２ｑを設定し、これ
によりセレクタコｔが診断用出力レジスタークの出力を
選択するようｋする。その結果、インタフェース制御回
路ｉｇにはインタフェース番レシーバ−６の出力の代す
に診断用出力レジスタコクの出力が入力されるので。

マイクロ・プロセッサｔは診断用出力レジスタコ７を使
って任意のインタフェース入力条件をシミュレートする
ことが可能となる。また、インタフェース制御回路／ｇ
によつ【出力される出力信号線−一の状態は、インタフ
ェース・コネクタコＪ。

ケーブルＪ／、インタフェース滲コネクタコｌ。

入７［’ｌ［コ３．インタフェースｅレシーバコロを通
じて診断用入力レジスタＪＯＫ入力されるため、マイク
ロ嗜プロセッサｔで読み取ることが可能である。すなわ
ち、マイクロ・プロセッサ１　ハ出力レジスタ／９に所
定の値を書き込んだ後１診断用入力レジスタ３０の内容
を読み取って期待値と比較するとともに１診断用出力レ
ジスタコクに所定の値を書き込み、再び診断用入力レジ
スタ３０および入力レジスタ２０の内容を読み取って期
待値と比較することにより、インタフェース・コネクタ
ー３．コクまでをも含めたハードウェアの診断ができる
ことＫなる。

〔発明が解決しようとする問題点〕

以上の説明から明らかなよ５Ｋ、従来の入出力断モード
信号λデを供給する診断用出力レジスタコク、セレクタ
コｔ、および診断用入力レジスタ３０という診断専用の
ハードウェアが必要となり。

ハードウェアの量が増加するという問題点があった。

この発明は、このような問題点を解決するためｋなされ
たもので、低速チャネルと高速チャネルの診断を同時に
行うことができ、かつ診断専用のハードウェアを全く必
要としない、従ってハードウェアの量を減少させた入出
力チャネルのハードウェア診断方式を得ることを目的と
する。

〔問題点を解決するための手段〕

この発明に係る入出力チャネルのハードウェア診断方式
は、共通のマイクロ・プロセッサで制御１１される低速
チャネルと高速チャネルの入出力インテ タ７エースをｔ−プルでｊｓ続したものである。

〔作用〕 この発明では、低速チャネルと高速チャネルの入出力イ
ンタフェース同士をケーブルで接続したので、低速チャ
ネル中の出力レジスタ、入力レジスタが高速チャネル中
のそれぞれ診断用出力レジスタ１診断用入力レジスタと
して動作する。

〔実施例〕

九 以下、この発明４実施例により詳述する。第２図はこの
発明のハードウェア診断方式を適用すべきデータ処理装
置の構成図、そして第１図はこの発明によるハードウェ
ア診断方式の一実施例を示すブロック図である。なお１
図中第３図乃至第３図と同一符号で示す部分は同−或い
は均等のものであるので、その説明は省略する。

第２図の３コａ乃至３λＣは茜速チャネルを示し、その
詳細は第１図に示されている。笛１図の３３は低速チャ
ネル弘の出力信号５　／　ｔと高速チャネル３コａの入
力信号線２ｊを接続するケーブルであり、３弘は低速チ
ャネル弘の入力信号線／１と高速チャネルココａの出力
信号線λコを接続するためのケーブルである。

ＩＩ／図から明らかなように、この発明に使用される高
速チャネル３コａは診断専用のハードウェアを全く有し
ていない。このようなデータ処理装置において診断を行
うためだ、まずｉ／図のようにヶーｙ’ルｙ　Ｊ、　Ｊ
ｕを接続する。これにより。

インタフェース制御回路ｌざの出力は高速チャネルＪｊ
ｆｉのインタフェース・ドライバー７、出力信号＃Ｊλ
コ、インタフェース・コネクタコ３．ケーブル３ダ、低
速チャネル弘のインタフェース・ｗネクＩｌ　／　Ｊ　
、　入力Ｍ号線／１．インタフェース・レシーバ１３を
逆じて入力レジスタ１６に入力されるため、マイクロ・
プロセッサｔで読み取ることが可能である。また、マイ
クロ−プロセッサｔが低速チャネル弘の出力レジスタブ
に書き込んだ内容はインタフェース・ドライバ１０．出
力信号Ｍ／　／、インタフェース−コネクタ／λ、ケー
ブルＪ３．高速チャネルｊ２ａのインタフェース・コネ
クターダ、入力信号線コ３．インタフェース拳レシーバ
λ６を通じてインタフェース制御回路／１に入力される
ため、インタフェース制御回路ｉｔに対する任意の入力
インタフェースをシミュレートすることが可能である。

従って、マイクロ・プロセッサＳは高速チャネル３．２
ａの出力レジスタ／ｌＫ所定の値を書き込んだのち、低
速チャネル弘の入力レジスタ１６の内容を読み取って期
待値と比較するとともに、低速チャネル弘の出力レジス
タブに所定の値を書き込み、再び低速チャネル弘の入力
レジスタ１６および高速チャネルココａの入力レジスタ
コＯの内容を読み取って期待値と比較することにより、
インタフェース・コネクタｌコ、／、７．コ３，２ダま
でをも含めて、低速チャネル弘と高速チャネルＪＪａの
ノー−ドウエアの診断を同時に行うことができる。

以上の説明から明らかなように、この発明では。

低速チャネル弘と高速チャネルＪ２ａが共通のマイクロ
・プロセッサで制御されていることに着目し、低速チャ
ネル参の出力レジスタブと入力レジスタ１６をそれぞれ
第３図の従来のハードウエア診断方式における高速チャ
ネルよａの診断用出力レジスター７および診断用入力レ
ジスタ３ｏとして動作させているわけである。

この発明によれば、低速チャネル亭の診断と高速チャネ
ルＪλａの診断を同時に行うことが可能であるが１診断
の結果、不良と判断された場合は。

低速チャネル亭だけを従来のハードウェア診断方式で診
断することにより、不良部分の切り分けをすることが容
易である。また、第２図におけるその他の高速チャネル
Ｊコｂ、ＪコＣを診断する場合には、第１図と同様に、
低速チャネル亭と被診断高速チャネルココｂまたはＪ２
ｃをケーブルＪＪ。

ＪＩＩで接続すれば、上述した場合と同様にして高・低
速画チャネルの診断を同時に行うことができる。

なお、入出力チャネルが中央処理装置とマイク゛口・プ
ロセッサを共用する。いわゆる内蔵チャネル方式であっ
ても、或いは１人出力チャネルが独立した。いわゆる独
゛立チャネル方式であっても。

低速チャネルと高速チャネルが共通のマイクロ・プロセ
ッサで制御されるような形式のものであれば、この発明
のハードウェア診断方式が有効に適用し得ることは云う
までもない。

〔発明の効果〕

以上に詳述したよ５に、この発明によれば、低速チャネ
ルと高速チャネルの入出力インタフェースをケーブルで
接続したので、低速チャネルのレジスタを高速チャネル
の診断用レジスタとして用いることが可能になり、これ
により高速チャネルに診断専用のハードウェアを設ける
ことなしにインタフェース・コネクタまでをも含めたチ
ャネルのハードウェアの診断を可能にしたので、高速チ
ャネルのハードウェア量を最小限に抑えることができる
とともに、低速チャネルと高速チャネルの診断を同時に
行うことができるので１診断時間を短縮できる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図。 第２図は第１図の実施例が適用されるデータ処理装置の
構成図、第３図は従来のデータ処理装置の構成図、第参
図は従来の低速チャネルのハードウェア診断方式を示す
ブロック図、第３図は従来の高速チャネルのハードウェ
ア診断方式を示すブロック図、である。 なお１図中。 り拳・低速チャネル、７ａ〜りｄ＠命大入出力インタフ
ェースｔ・・マイクロ・プロセッサ。 ／ｒ・・インタフェース制御回路、３コａ〜Ｊ２ｃ・・
高速チャネル、、７．７．．７４’・・ケーブル。 各回す、同一符号は同−又は詣ゴ邦分包余す。 手続補正書 ““！Ｕ　６０　ｊ３．み８１

Claims (4)

【特許請求の範囲】
1. （１）入出力インタフェースをマイクロ・プログラムで
   制御する入出力チャネルすなわち低速チャネルと専用の
   ハードウェアで制御する入出力チャネルすなわち高速チ
   ャネルとを備え、前記低速チャネルおよび前記高速チャ
   ネルを共通のマイクロ・プロセッサで制御するようにし
   たデータ処理装置において、前記低速チャネルの入出力
   インタフェースと前記高速チャネルの入出力インタフェ
   ースとをケーブルで接続して入出力チャネルのハードウ
   ェアを診断することを特徴とする入出力チャネルのハー
   ドウェア診断方式。
2. （２）低速チャネルの出力側を高速チャネルの入力側に
   接続すると共に、前記低速チャネルの入力側を前記高速
   チャネルの出力側に接続する特許請求の範囲第１項記載
   の入出力チャネルのハードウェア診断方式。
3. （３）低速チャネル中のレジスタが高速チャネル中の診
   断用レジスタとして動作する特許請求の範囲第１項また
   は第２項記載の入出力チャネルのハードウェア診断方式
   。
4. （４）低速チャネルと高速チャネルが同時に診断される
   特許請求の範囲第１項ないし第３項のいずれか記載の入
   出力チャネルのハードウェア診断方式。