JPS638956A - メモリ診断回路 - Google Patents
メモリ診断回路Info
- Publication number
- JPS638956A JPS638956A JP61152997A JP15299786A JPS638956A JP S638956 A JPS638956 A JP S638956A JP 61152997 A JP61152997 A JP 61152997A JP 15299786 A JP15299786 A JP 15299786A JP S638956 A JPS638956 A JP S638956A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- register
- read
- address
- buffer register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000012795 verification Methods 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000003745 diagnosis Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、情報処理装置内の読出し専用メモリ、特にマ
イクロプログラム制御装置の読出し−専用メモリの診断
に適したメモリ診断回路に関するものである。
イクロプログラム制御装置の読出し−専用メモリの診断
に適したメモリ診断回路に関するものである。
従来の技術
マイクロプログラム制御装置では、この読出し専用メモ
リを診断するための一手法として、チェックサムと呼ば
れる手法が知られている。
リを診断するための一手法として、チェックサムと呼ば
れる手法が知られている。
すなわち、続出し専用メモリに格納されているマイクロ
プログラムが１ワードずつデータとして読出されながら
次々に演算されてゆき、この最終的な演算値が所定の値
になるかどうかか検査される。
プログラムが１ワードずつデータとして読出されながら
次々に演算されてゆき、この最終的な演算値が所定の値
になるかどうかか検査される。
発明が解決しようとする問題点
上述した従来の診断手法では、読出し専用メモリの診断
を実行するマイクロプログラムの部分に異常が発生する
と、他の部分に異常がなくても診断が正しく行われなく
なるという問題がある。
を実行するマイクロプログラムの部分に異常が発生する
と、他の部分に異常がなくても診断が正しく行われなく
なるという問題がある。
また、マイクロプログラムに診断部分が含まれるため、
読出し専用メモリの容量がそのふん増大するという問題
もある。
読出し専用メモリの容量がそのふん増大するという問題
もある。
発明の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本発明のメモリ診断回
路は、読出し専用メモリのアドレスを指示するアドレス
カウンタが読出し専用メモリの最大アドレスを指示した
ことを検出する最大アドレス検出手段と、バッファレジ
スタと、第１の動作モードにあるときには読出し専用メ
モリが出力する１ワードの並列データと上記バッファレ
ジスタが保持するデータとを演算してこのバッファレジ
スタに保持させ、第２の動作モードにあるときには読出
し専用メモリが出力する１ワードの並列データをそのま
ま上記バッファレジスタに保持させる演算手段と、上記
アドレス検出手段がこの最大アドレスをネ食出したとき
に上記バッファレジスタが保持するデータを検証する検
証手段とを備え、従来のマイクロプログラムの診断部分
を最小限のバー、ドウエアの追加で代行することにより
、マイクロプログラムの診断部分を不要とするように構
成されている。
路は、読出し専用メモリのアドレスを指示するアドレス
カウンタが読出し専用メモリの最大アドレスを指示した
ことを検出する最大アドレス検出手段と、バッファレジ
スタと、第１の動作モードにあるときには読出し専用メ
モリが出力する１ワードの並列データと上記バッファレ
ジスタが保持するデータとを演算してこのバッファレジ
スタに保持させ、第２の動作モードにあるときには読出
し専用メモリが出力する１ワードの並列データをそのま
ま上記バッファレジスタに保持させる演算手段と、上記
アドレス検出手段がこの最大アドレスをネ食出したとき
に上記バッファレジスタが保持するデータを検証する検
証手段とを備え、従来のマイクロプログラムの診断部分
を最小限のバー、ドウエアの追加で代行することにより
、マイクロプログラムの診断部分を不要とするように構
成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第１図は、本発明の一実施例のメモリ診断回路１の構成
を、診断対象のメモリ２１及びそのアドレス・カウンタ
２２との関連と共に示すブロック図である。
を、診断対象のメモリ２１及びそのアドレス・カウンタ
２２との関連と共に示すブロック図である。
このメモリ診断回路１は、最大アドレス検出手段１１、
モード切替手段１２、演算手段１３、バッファレジスタ
１４及び検証手段１５を備えている。
モード切替手段１２、演算手段１３、バッファレジスタ
１４及び検証手段１５を備えている。
最大アドレス検出手段１１は、アドレスカウンタ２２が
出力する読出し専用メモリ２１のアドレスを受けて、こ
れが最大アドレスであるときにはねの旨の通知信号を発
生する。モード切替出力１２は、外部からのリセット信
号と、最大アドレス検出手段からの通知信号を受けて演
算手段１３の動作モードを決定し、その動作モードの選
択を演算回路１３に指令する。演算手段１３は、読出し
専用メモリ２１から出力される１ワードのデータとバッ
ファレジスタ１４が保持するデータとを受け、モード切
替手段１２のモード選択指令に従って両データの演算結
果又は読出し専用メモリ２１の出力データそのものをバ
ッファレジスタ１４に保持させる。
出力する読出し専用メモリ２１のアドレスを受けて、こ
れが最大アドレスであるときにはねの旨の通知信号を発
生する。モード切替出力１２は、外部からのリセット信
号と、最大アドレス検出手段からの通知信号を受けて演
算手段１３の動作モードを決定し、その動作モードの選
択を演算回路１３に指令する。演算手段１３は、読出し
専用メモリ２１から出力される１ワードのデータとバッ
ファレジスタ１４が保持するデータとを受け、モード切
替手段１２のモード選択指令に従って両データの演算結
果又は読出し専用メモリ２１の出力データそのものをバ
ッファレジスタ１４に保持させる。
バッファレジスタ１４は、演算手段１３による演算結果
又は読出し専用メモリ２１の出力データを一時的に保持
する。検証手段１５は、バッファレジスタ１４が保持す
るデータを受取り、最大アドレス検出手段１１が最大ア
ドレスを検出したときにバッファレジスタ１４の保持デ
ータが所定値であるか否かを検証する。
又は読出し専用メモリ２１の出力データを一時的に保持
する。検証手段１５は、バッファレジスタ１４が保持す
るデータを受取り、最大アドレス検出手段１１が最大ア
ドレスを検出したときにバッファレジスタ１４の保持デ
ータが所定値であるか否かを検証する。
まず、外部からのリセット信号は、モード切替手段２１
を診断モードに、バッファレジスタ１４を初期状態に、
またアドレスカウンタ２１を読出し専用メモリ２１に最
少アドレスを指示する状態にそれぞれ移行させる。
を診断モードに、バッファレジスタ１４を初期状態に、
またアドレスカウンタ２１を読出し専用メモリ２１に最
少アドレスを指示する状態にそれぞれ移行させる。
次に、アドレスカウンタ２１が順次アドレスを増加して
いくにつれて、演算手段１３は、読出し専用メモリ２１
の１ワードの出力データとバッファレジスタ１４の保持
データとを演算してゆき、その演算結果をバッファレジ
スタ１４に保持させる。アドレスカウンタ２１が読出し
専用メモリ２２の最大アドレスを指示するまで、上記演
算動作が繰り返される。アドレスカウンタ２１が最大ア
ドレスを指示すると、最大アドレス検出手段１１は、モ
ード切替手段１２と検証手段１５にその旨を通知する。
いくにつれて、演算手段１３は、読出し専用メモリ２１
の１ワードの出力データとバッファレジスタ１４の保持
データとを演算してゆき、その演算結果をバッファレジ
スタ１４に保持させる。アドレスカウンタ２１が読出し
専用メモリ２２の最大アドレスを指示するまで、上記演
算動作が繰り返される。アドレスカウンタ２１が最大ア
ドレスを指示すると、最大アドレス検出手段１１は、モ
ード切替手段１２と検証手段１５にその旨を通知する。
検証手段１５は、最大アドレス検出手段１１の通知を受
けると、バッファレジスタ１４に格納されている最終演
算結果と内蔵の所定値とを照合し、この照合結果を外部
に通知する。モード切替手段１２は、最大アドレス検出
手段１１が最大アドレスを検出すると、診断モードから
通常モードに切替わる。この通常モードにおいては、演
算手段１３は、読出し専用メモリ２１から出力される１
ワードの出力データをそのままバッファレジスタ１４に
保持させる。従って、通常モードでは、バッファレジス
タ１４は、読出し専用メモリ２１から演算手段１３を介
して出力される１ワードのデータを一時的に保持するた
めの汎用の命令レジスタとしてそのまま利用される。
けると、バッファレジスタ１４に格納されている最終演
算結果と内蔵の所定値とを照合し、この照合結果を外部
に通知する。モード切替手段１２は、最大アドレス検出
手段１１が最大アドレスを検出すると、診断モードから
通常モードに切替わる。この通常モードにおいては、演
算手段１３は、読出し専用メモリ２１から出力される１
ワードの出力データをそのままバッファレジスタ１４に
保持させる。従って、通常モードでは、バッファレジス
タ１４は、読出し専用メモリ２１から演算手段１３を介
して出力される１ワードのデータを一時的に保持するた
めの汎用の命令レジスタとしてそのまま利用される。
以上、リセット信号で診断モードに移行するモード切替
え手段１２を設置する構成を例示したが、そのようなモ
ード切替え手段１２を省略し、モード選択指令を演算手
段１３に直接与える構成としでもよい。
え手段１２を設置する構成を例示したが、そのようなモ
ード切替え手段１２を省略し、モード選択指令を演算手
段１３に直接与える構成としでもよい。
発明の効果
以上詳細に説明したように、本発明の診断回路 ゛
は、診断モード時には演算動作を行い、通常動作時には
転送動作を行う演算手段を続出し専用メモリの後段に設
置する構成であるから、最小限のハードウェアを付加す
るだけでマイクロプログラムの診断部分を不要とするこ
とができる。
は、診断モード時には演算動作を行い、通常動作時には
転送動作を行う演算手段を続出し専用メモリの後段に設
置する構成であるから、最小限のハードウェアを付加す
るだけでマイクロプログラムの診断部分を不要とするこ
とができる。
この結果、そのような診断部分における障害発生に伴う
診断誤りが防止されると共に、メモリ容量もそれだけ軽
減される。
診断誤りが防止されると共に、メモリ容量もそれだけ軽
減される。
第１図は、本発明の一実施例の診断回路の構成を、診断
対象の読出し専用メモリ２１及びそのアドレスカウンタ
２２との関連と共に示すブロック図である。 １１・・・最大アドレス検出手段、１２・・モード切替
手段、１３・・演算手段、１４・・バッファレジスタ、
１５・・・検証手段。
対象の読出し専用メモリ２１及びそのアドレスカウンタ
２２との関連と共に示すブロック図である。 １１・・・最大アドレス検出手段、１２・・モード切替
手段、１３・・演算手段、１４・・バッファレジスタ、
１５・・・検証手段。
Claims (3)
- （１）読出し専用メモリのアドレスを指示するアドレス
カウンタが読出し専用メモリの最大アドレスを指示した
ことを検出する最大アドレス検出手段と、 バッファレジスタと、 第１の動作モードにあるときには前記読出し専用メモリ
が出力する１ワードの並列データと前記バッファレジス
タが保持するデータとを演算して前記バッファレジスタ
に保持させ、第２の動作モードにあるときには前記読出
し専用メモリの出力する１ワードの並列データをそのま
ま前記バッファレジスタに保持させる演算手段と、 前記最大アドレス検出手段がこの最大アドレスを検出し
たときに前記バッファレジスタの保持するデータを検証
する検証手段とを備えたことを特徴とするメモリ診断回
路。 - （２）前記演算手段の第１、第２の動作モードの選択は
、外部から与えられるリセット信号によって第１の動作
モードの選択を指令する第１の状態に移行すると共に前
記最大アドレス検出手段がこの最大アドレスを検出する
ことによって第２の動作モードの選択を指令する第２の
状態に移行するモード切替手段によって行われることを
特徴とする特許請求の範囲第１項記載のメモリ診断回路
。 - （３）前記バッファレジスタは、前記読出し専用メモリ
から読出される命令を保持する命令レジスタを兼ねるこ
とを特徴とする特許請求の範囲第１項記載のメモリ診断
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152997A JP2503980B2 (ja) | 1986-06-30 | 1986-06-30 | メモリ診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152997A JP2503980B2 (ja) | 1986-06-30 | 1986-06-30 | メモリ診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638956A true JPS638956A (ja) | 1988-01-14 |
| JP2503980B2 JP2503980B2 (ja) | 1996-06-05 |
Family
ID=15552695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152997A Expired - Lifetime JP2503980B2 (ja) | 1986-06-30 | 1986-06-30 | メモリ診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503980B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239645A (ja) * | 1988-03-18 | 1989-09-25 | Nec Corp | Ｅｐｒｏｍ内蔵型マイクロコンピュータ |
| JPH0370056A (ja) * | 1989-08-09 | 1991-03-26 | Fujitsu Denso Ltd | Ｒｏｍの自己診断装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142050A (ja) * | 1984-08-06 | 1986-02-28 | Nec Corp | 読出し専用メモリのチエツク回路 |
-
1986
- 1986-06-30 JP JP61152997A patent/JP2503980B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142050A (ja) * | 1984-08-06 | 1986-02-28 | Nec Corp | 読出し専用メモリのチエツク回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239645A (ja) * | 1988-03-18 | 1989-09-25 | Nec Corp | Ｅｐｒｏｍ内蔵型マイクロコンピュータ |
| JPH0370056A (ja) * | 1989-08-09 | 1991-03-26 | Fujitsu Denso Ltd | Ｒｏｍの自己診断装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503980B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS638956A (ja) | メモリ診断回路 | |
| JPS5821281B2 (ja) | 演算装置 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JPS6160143A (ja) | マイクロプログラム制御装置の故障診断方式 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JPS6142033A (ja) | 情報処理装置 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPS592585Y2 (ja) | デ−タ処理装置 | |
| JPH0793505A (ja) | 計数積算装置 | |
| JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPH05298193A (ja) | メモリアクセス障害検出回路 | |
| JPS629937B2 (ja) | ||
| JPH0535455B2 (ja) | ||
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH02297650A (ja) | 受信装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
| JPH0581059A (ja) | マルチプロセツサシステム | |
| JPS63193249A (ja) | マイクロプログラム制御装置 | |
| JPH08305637A (ja) | 記憶装置 | |
| JPH0194447A (ja) | 診断回路 |