JPH0535455B2 - - Google Patents
Info
- Publication number
- JPH0535455B2 JPH0535455B2 JP60231273A JP23127385A JPH0535455B2 JP H0535455 B2 JPH0535455 B2 JP H0535455B2 JP 60231273 A JP60231273 A JP 60231273A JP 23127385 A JP23127385 A JP 23127385A JP H0535455 B2 JPH0535455 B2 JP H0535455B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- register
- intermittent
- pseudo
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000003745 diagnosis Methods 0.000 claims description 6
- 238000012423 maintenance Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は保守診断機能を有する記憶装置に関
し、特に疑似故障の発生方式に関する。
し、特に疑似故障の発生方式に関する。
従来保守診断機能によつて診断レジスタに疑似
故障をセツトした状態でシステム制御装置から記
憶装置に書き込み及び読出し命令を実施すると、
エラーが常時発生する。即ち、固定エラーとな
る。
故障をセツトした状態でシステム制御装置から記
憶装置に書き込み及び読出し命令を実施すると、
エラーが常時発生する。即ち、固定エラーとな
る。
上述したように、診断レジスタに疑似故障をセ
ツトしただけではシステム制御装置からエラーが
固定に見えてしまい、システム制御装置が命令リ
トライ機能によつて、エラーの発生したアドレス
に再度アクセスした場合エラーになり、アクセス
したアドレス領域が切離される。従つて、命令リ
トライ機能の固定のエラーに対する診断はできる
が、再度アクセスした時エラーとならないリトラ
イ成功の診断ができないという問題点がある。
ツトしただけではシステム制御装置からエラーが
固定に見えてしまい、システム制御装置が命令リ
トライ機能によつて、エラーの発生したアドレス
に再度アクセスした場合エラーになり、アクセス
したアドレス領域が切離される。従つて、命令リ
トライ機能の固定のエラーに対する診断はできる
が、再度アクセスした時エラーとならないリトラ
イ成功の診断ができないという問題点がある。
本発明による記憶装置はシステム制御装置から
の書込み及び読出し命令に対して、書込み及び読
出し動作を実行するとともに保守診断機能を備え
る記憶装置において、保守診断機能によつて疑似
故障をセツトする疑似故障レジスタと、間欠エラ
ーあるいは固定エラーであるかをセツトする間欠
エラーセツトレジスタと、疑似故障レジスタの出
力信号と、間欠エラーセツトレジスタの出力信号
と、システム制御装置からの書込みあるいは読出
し動作指示信号とが同時に出力されている際疑似
故障レジスタをリセツトするリセツト手段と、疑
似故障レジスタの出力信号に基づいて、エラーを
検出するエラー検出手段とを有し、上記の間欠エ
ラーセツトレジスタの出力信号に基づいて固定エ
ラーと間欠エラーとを選択的に発生させることを
特徴としている。
の書込み及び読出し命令に対して、書込み及び読
出し動作を実行するとともに保守診断機能を備え
る記憶装置において、保守診断機能によつて疑似
故障をセツトする疑似故障レジスタと、間欠エラ
ーあるいは固定エラーであるかをセツトする間欠
エラーセツトレジスタと、疑似故障レジスタの出
力信号と、間欠エラーセツトレジスタの出力信号
と、システム制御装置からの書込みあるいは読出
し動作指示信号とが同時に出力されている際疑似
故障レジスタをリセツトするリセツト手段と、疑
似故障レジスタの出力信号に基づいて、エラーを
検出するエラー検出手段とを有し、上記の間欠エ
ラーセツトレジスタの出力信号に基づいて固定エ
ラーと間欠エラーとを選択的に発生させることを
特徴としている。
次に本発明について実施例によつて説明する。
第1図及び第2図を参照して、システム制御装
置(図示しない)からリクエスト(このリクエス
トは診断書込み動作、通常書込みあるいは読出し
動作、そして通常書込みあるいは読み出し動作の
順に送られる)等の制御信号11が制御回路4に
送られると制御回路4は診断書込み動作を指示す
る。この制御信号(リクエスト)11よりも1ク
ロツク遅れて診断データ7及び9がそれぞれ間欠
エラーセツトレジスタ1及び疑似故障レジスタ2
に送られ、間欠エラーセツトレジスタ1及び疑似
故障レジスタ2に論理“1”がセツトされる。
置(図示しない)からリクエスト(このリクエス
トは診断書込み動作、通常書込みあるいは読出し
動作、そして通常書込みあるいは読み出し動作の
順に送られる)等の制御信号11が制御回路4に
送られると制御回路4は診断書込み動作を指示す
る。この制御信号(リクエスト)11よりも1ク
ロツク遅れて診断データ7及び9がそれぞれ間欠
エラーセツトレジスタ1及び疑似故障レジスタ2
に送られ、間欠エラーセツトレジスタ1及び疑似
故障レジスタ2に論理“1”がセツトされる。
診断書込み動作要求後である診断書込み動作リ
クエストの次のクロツクで通常書込みあるいは読
出し動作のリクエスト等の制御信号11が制御回
路4に送られ、制御回路4は通常書込みあるいは
読出し動作を指示する。通常書込みあるいは読出
し動作の場合、動作指示信号12が論理“1”に
なる。したがつて、エラー検出回路5が動作し
て、エラー信号15が発生し、このエラー信号は
エラーレジスタ6を介してシステム制御装置に送
られる。一方、間欠エラーセツトレジスタ1の出
力信号8、疑似故障レジスタ2の出力信号10、
及び動作指示信号12がアンドゲート3に入力さ
れ、しかもこれら出力信号8,10、及び動作指
示信号12は論理“1”であるためこれら出力信
号8,10及び動作指示信号12の論理積によ
り、疑似故障リセツト信号13が論理“1”にな
る。疑似故障リセツト信号13が論理“1”とな
ると、間欠エラーセツトレジスタ1及び疑似故障
レジスタ2がリセツトされる。
クエストの次のクロツクで通常書込みあるいは読
出し動作のリクエスト等の制御信号11が制御回
路4に送られ、制御回路4は通常書込みあるいは
読出し動作を指示する。通常書込みあるいは読出
し動作の場合、動作指示信号12が論理“1”に
なる。したがつて、エラー検出回路5が動作し
て、エラー信号15が発生し、このエラー信号は
エラーレジスタ6を介してシステム制御装置に送
られる。一方、間欠エラーセツトレジスタ1の出
力信号8、疑似故障レジスタ2の出力信号10、
及び動作指示信号12がアンドゲート3に入力さ
れ、しかもこれら出力信号8,10、及び動作指
示信号12は論理“1”であるためこれら出力信
号8,10及び動作指示信号12の論理積によ
り、疑似故障リセツト信号13が論理“1”にな
る。疑似故障リセツト信号13が論理“1”とな
ると、間欠エラーセツトレジスタ1及び疑似故障
レジスタ2がリセツトされる。
次にさらに1クロツク遅れの通常書込みあるい
は読出し動作リクエスト等の制御信号11が制御
回路4に送られると、制御回路4は通常書込みあ
るいは読出し動作指示し、動作指示信号12が論
理“1”になる。ところが疑似故障レジスタ2は
リセツトされて論理“0”であるから、エラー検
出回路5は動作せずエラーは発生しない。上述の
動作によりシステム制御装置では、間欠エラーが
発生した様に見える。
は読出し動作リクエスト等の制御信号11が制御
回路4に送られると、制御回路4は通常書込みあ
るいは読出し動作指示し、動作指示信号12が論
理“1”になる。ところが疑似故障レジスタ2は
リセツトされて論理“0”であるから、エラー検
出回路5は動作せずエラーは発生しない。上述の
動作によりシステム制御装置では、間欠エラーが
発生した様に見える。
次に間欠エラーセツトレジスタ1の出力を論理
“0”にし、疑似故障レジスタ2に論理“1”を
セツトする。ところで、上述のように疑似故障リ
セツト信号13は論理“0”であるため、通常書
込みあるいは読出し命令がくるたびに、エラー検
出回路5が動作して、エラー信号16をシステム
制御装置に送る。従つて、システム制御装置では
固定エラーが発生した様に見える。
“0”にし、疑似故障レジスタ2に論理“1”を
セツトする。ところで、上述のように疑似故障リ
セツト信号13は論理“0”であるため、通常書
込みあるいは読出し命令がくるたびに、エラー検
出回路5が動作して、エラー信号16をシステム
制御装置に送る。従つて、システム制御装置では
固定エラーが発生した様に見える。
以上説明したように本発明による記憶装置で
は、疑似故障を固定エラーあるいは間欠エラーで
あるかをセツトする間欠エラーセツトレジスタ
と、疑似故障をセツトする疑似故障レジスタとを
備えており、これら間欠エラーセツト及び疑似故
障レジスタの出力信号と、システム制御装置から
の動作指示信号が同時に出力されている際、疑似
故障レジスタをリセツト制御しており、これによ
つて、固定エラー及び間欠エラーを選択的に発生
させてシステム制御装置に対して固定エラー又は
間欠エラーが発生したように見せることができ
る。システム制御装置に対して固定エラーが発生
したように見せることによつてシステムのリリー
ス機能を診断し、間欠エラーが発生したように見
せることによつてシステムの命令リトライ機能を
診断することができ、しかもこれら両機能の診断
を容易に行うことができるという効果がある。
は、疑似故障を固定エラーあるいは間欠エラーで
あるかをセツトする間欠エラーセツトレジスタ
と、疑似故障をセツトする疑似故障レジスタとを
備えており、これら間欠エラーセツト及び疑似故
障レジスタの出力信号と、システム制御装置から
の動作指示信号が同時に出力されている際、疑似
故障レジスタをリセツト制御しており、これによ
つて、固定エラー及び間欠エラーを選択的に発生
させてシステム制御装置に対して固定エラー又は
間欠エラーが発生したように見せることができ
る。システム制御装置に対して固定エラーが発生
したように見せることによつてシステムのリリー
ス機能を診断し、間欠エラーが発生したように見
せることによつてシステムの命令リトライ機能を
診断することができ、しかもこれら両機能の診断
を容易に行うことができるという効果がある。
第1図は本発明の一実施例の要部を示すブロツ
ク図、第2図は第1図の各信号のタイミングチヤ
ートである。 1……間欠エラーセツトレジスタ、2……疑似
故障レジスタ、3……アンドゲート、4……制御
回路、5……エラー検出回路、6……エラーレジ
スタ、7,9……診断データ、8……間欠エラー
セツト信号、10……疑似故障信号、11……制
御信号、12……動作指示信号、13……疑似故
障リセツト信号、14……装置内エラー信号、1
5,16……エラー信号。
ク図、第2図は第1図の各信号のタイミングチヤ
ートである。 1……間欠エラーセツトレジスタ、2……疑似
故障レジスタ、3……アンドゲート、4……制御
回路、5……エラー検出回路、6……エラーレジ
スタ、7,9……診断データ、8……間欠エラー
セツト信号、10……疑似故障信号、11……制
御信号、12……動作指示信号、13……疑似故
障リセツト信号、14……装置内エラー信号、1
5,16……エラー信号。
Claims (1)
- 1 システム制御装置からの書き込み及び読出し
命令に対して書き込み及び読出し動作を実行する
とともに保守診断機能を備えた記憶装置におい
て、前記保守診断機能によつて疑似故障をセツト
する疑似故障レジスタと、間欠エラーあるいは固
定エラーであるかをセツトする間欠エラーセツト
レジスタと、前記疑似故障レジスタの出力信号と
前記間欠エラーセツトレジスタの出力信号と前記
システム制御装置からの書き込みあるいは読出し
の動作指示信号とが同時に出力されているときに
前記疑似故障レジスタをリセツトするリセツト手
段と、前記疑似故障レジスタの出力信号に基づい
てエラーを検出するエラー検出手段とを有し、前
記間欠エラーセツトレジスタの出力信号に基づい
て固定エラーと間欠エラーとを選択的に発生させ
ることを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60231273A JPS6292042A (ja) | 1985-10-18 | 1985-10-18 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60231273A JPS6292042A (ja) | 1985-10-18 | 1985-10-18 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6292042A JPS6292042A (ja) | 1987-04-27 |
JPH0535455B2 true JPH0535455B2 (ja) | 1993-05-26 |
Family
ID=16921015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60231273A Granted JPS6292042A (ja) | 1985-10-18 | 1985-10-18 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6292042A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081607B2 (ja) * | 1989-02-28 | 1996-01-10 | 甲府日本電気株式会社 | 情報処理システムにおける擬似障害発生方式 |
JP4486434B2 (ja) | 2004-07-29 | 2010-06-23 | 富士通株式会社 | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5469921A (en) * | 1977-11-16 | 1979-06-05 | Hitachi Ltd | Processing test system for memory fault |
-
1985
- 1985-10-18 JP JP60231273A patent/JPS6292042A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5469921A (en) * | 1977-11-16 | 1979-06-05 | Hitachi Ltd | Processing test system for memory fault |
Also Published As
Publication number | Publication date |
---|---|
JPS6292042A (ja) | 1987-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535455B2 (ja) | ||
JPS6136641B2 (ja) | ||
JPS6127778B2 (ja) | ||
JP3012402B2 (ja) | 情報処理システム | |
JPH045213B2 (ja) | ||
JPH0721782B2 (ja) | 記憶装置 | |
JP3177990B2 (ja) | 二重化メモリの診断装置 | |
JPH0421993A (ja) | 記憶装置 | |
JPH04239355A (ja) | 電子ディスク装置 | |
JPS6247750A (ja) | 記憶装置 | |
JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
JPH02123631U (ja) | ||
JPH0254582B2 (ja) | ||
JPS5931800B2 (ja) | 制御メモリ診断方式 | |
JPS58121200A (ja) | デ−タバツフア診断方式 | |
JPS6315621B2 (ja) | ||
JPS63282852A (ja) | 2重化処理システムにおける予備系診断方式 | |
JPS63140342A (ja) | エラ−検出回路の試験方式 | |
JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
JPH0748192B2 (ja) | 記憶装置 | |
JPS5917465B2 (ja) | チエツク装置 | |
JPH04340138A (ja) | 制御装置 | |
JPS638956A (ja) | メモリ診断回路 | |
JPH08305637A (ja) | 記憶装置 | |
JPH04106647A (ja) | メモリ診断方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |