JP4486434B2 - 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 - Google Patents
命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 Download PDFInfo
- Publication number
- JP4486434B2 JP4486434B2 JP2004222400A JP2004222400A JP4486434B2 JP 4486434 B2 JP4486434 B2 JP 4486434B2 JP 2004222400 A JP2004222400 A JP 2004222400A JP 2004222400 A JP2004222400 A JP 2004222400A JP 4486434 B2 JP4486434 B2 JP 4486434B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- entry
- information processing
- processing apparatus
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Retry When Errors Occur (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Description
当該の情報処理装置の状態を通常動作のための通常状態もしくは動作検証のための検証状態に設定する状態設定手段と、
前記コミットスタックエントリへ命令に係る情報を登録する際に、当該の情報処理装置が検証状態にある場合には、前記情報の内容を改竄し、パリティエラーが検出される状態で登録するエントリ登録手段と、
前記コミットスタックエントリのエントリのうち当該のサイクルで命令が完了する可能性のあるエントリの完了判定とパリティチェックをおこない、いずれかのエントリにパリティエラーを検出した場合には前記命令リトライ機構に対して前記コミットスタックエントリに登録されている最も古い命令からの再実行を依頼する完了判定手段と
を備えたことを特徴とする情報処理装置。
前記コミットスタックエントリへ命令に係る情報を登録する際に、当該の情報処理装置が検証状態にある場合には、前記情報の内容を改竄し、パリティエラーが検出される状態で登録するエントリ登録工程と、
当該の情報処理装置が検証状態にある場合には、前記コミットスタックエントリへパリティエラーとなるデータを登録するエントリ登録工程と、
前記コミットスタックエントリのエントリのうち当該のサイクルで命令が完了する可能性のあるエントリの完了判定とパリティチェックをおこない、いずれかのエントリにパリティエラーを検出した場合には前記命令リトライ機構に対して前記コミットスタックエントリに登録されている最も古い命令からの再実行を依頼する完了判定工程と
を含んだことを特徴とする命令リトライ検証方法。
101 ブランチヒストリ
102 1次命令フェッチキャッシュ
103 命令バッファ
104 命令デコーダ
105 アドレス生成リザベーションステーション(RSA)
106 整数演算リザベーションステーション(RSE)
107 浮動小数演算リザベーションステーション(RSF)
108 分岐リザベーションステーション(RSBR)
201 エントリ登録回路
202 パリティ生成回路
203 完了対象エントリ選択回路
204 完了判定回路
205 パリティチェック回路
206 命令リトライ機構
207 資源更新回路
208 JTAG機構
210 コミットスタックエントリ(CSE)
211 完了対象エントリ
Claims (5)
- 異常発生時に命令を再実行する命令リトライ機構と、アウトオブオーダで実行される命令に係る情報を本来のインオーダの順序で保持し、命令の完了順序を制御するコミットスタックエントリとを備えた情報処理装置であって、
当該の情報処理装置の状態を通常動作のための通常状態もしくは動作検証のための検証状態に設定する状態設定手段と、
前記コミットスタックエントリへ命令に係る情報を登録する際に、当該の情報処理装置が検証状態にある場合には、前記情報の内容を改竄し、パリティエラーが検出される状態で登録するエントリ登録手段と、
前記コミットスタックエントリのエントリのうち当該のサイクルで命令が完了する可能性のあるエントリの完了判定とパリティチェックをおこない、いずれかのエントリにパリティエラーを検出した場合には前記命令リトライ機構に対して前記コミットスタックエントリに登録されている最も古い命令からの再実行を依頼する完了判定手段と
を備えたことを特徴とする情報処理装置。 - 前記エントリ登録手段は、当該の情報処理装置が検証状態にある場合には、前記コミットスタックエントリへ登録するデータのパリティビットを反転させ、パリティエラーが検出される状態で登録することを特徴とする請求項1に記載の情報処理装置。
- 前記完了判定手段は、当該の情報処理装置が検証状態にあるときにパリティエラーを検出した場合、前記コミットスタックエントリに再実行の依頼をおこなうと前期命令リトライ機構によりプログラムが停止する命令が含まれていることを検出したならば、前記命令リトライ機構に対して命令の再実行の依頼をおこなわずに、パリティエラーがなかったものとして完了判定処理を継続することを特徴とする請求項1または2に記載の情報処理装置。
- 前記完了判定手段は、当該の情報処理装置が通常状態にあるときにパリティエラーを検出した場合、前記コミットスタックエントリに再実行の依頼をおこなうと前期命令リトライ機構によりプログラムが停止する命令が含まれていることを検出したならば、前記命令リトライ機構に対して命令の再実行の依頼をおこない、前記命令リトライ機構が命令リトライをおこなうか否かを判定することを特徴とする請求項3に記載の情報処理装置。
- 命令の実行中に異常が発覚した場合に実行中の命令を再実行する命令リトライ機構と、アウトオブオーダで実行される命令を本来のインオーダの順序で保持し、命令の完了順序を制御するコミットスタックエントリとを備えた情報処理装置における命令リトライ検証方法であって、
前記コミットスタックエントリへ命令に係る情報を登録する際に、当該の情報処理装置が検証状態にある場合には、前記情報の内容を改竄し、パリティエラーが検出される状態で登録するエントリ登録工程と、
当該の情報処理装置が検証状態にある場合には、前記コミットスタックエントリへパリティエラーとなるデータを登録するエントリ登録工程と、
前記コミットスタックエントリのエントリのうち当該のサイクルで命令が完了する可能性のあるエントリの完了判定とパリティチェックをおこない、いずれかのエントリにパリティエラーを検出した場合には前記命令リトライ機構に対して前記コミットスタックエントリに登録されている最も古い命令からの再実行を依頼する完了判定工程と
を含んだことを特徴とする命令リトライ検証方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222400A JP4486434B2 (ja) | 2004-07-29 | 2004-07-29 | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 |
US10/986,152 US7383467B2 (en) | 2004-07-29 | 2004-11-12 | Information processing apparatus having command-retry verification function, and command retry method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222400A JP4486434B2 (ja) | 2004-07-29 | 2004-07-29 | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006040174A JP2006040174A (ja) | 2006-02-09 |
JP4486434B2 true JP4486434B2 (ja) | 2010-06-23 |
Family
ID=35733791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222400A Expired - Fee Related JP4486434B2 (ja) | 2004-07-29 | 2004-07-29 | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7383467B2 (ja) |
JP (1) | JP4486434B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8706775B2 (en) * | 2006-10-30 | 2014-04-22 | Gvbb Holdings S.A.R.L. | Editing device and editing method using metadata |
JP5136553B2 (ja) * | 2007-06-20 | 2013-02-06 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
EP2169553B1 (en) | 2007-06-20 | 2012-05-16 | Fujitsu Limited | Arithmetic device for concurrently processing a plurality of threads |
JP2012198803A (ja) * | 2011-03-22 | 2012-10-18 | Fujitsu Ltd | 演算処理装置及び演算処理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
JPH08314721A (ja) * | 1995-05-10 | 1996-11-29 | Internatl Business Mach Corp <Ibm> | スーパースカラまたはvliwプロセッサにおけるメモリ操作の順序替えのための方法及び装置 |
JP2001060153A (ja) * | 1999-08-24 | 2001-03-06 | Fujitsu Ltd | 情報処理装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5235586B2 (ja) | 1972-10-23 | 1977-09-09 | ||
JPS5733496A (en) | 1980-08-01 | 1982-02-23 | Nec Corp | Data processor |
JPS5839351A (ja) | 1981-08-31 | 1983-03-08 | Fujitsu Ltd | 擬似障害発生回路 |
JPS5922147A (ja) | 1982-07-28 | 1984-02-04 | Fujitsu Ltd | 再試行処理のチエツク方式 |
JPS626353A (ja) | 1985-07-02 | 1987-01-13 | Nippon Denki Kanji Syst Kk | 記憶装置 |
JPS6292042A (ja) | 1985-10-18 | 1987-04-27 | Nec Corp | 記憶装置 |
JPS6482140A (en) | 1987-09-24 | 1989-03-28 | Shikoku Nippon Denki Software | Pseudo fault generating system |
JPH05151104A (ja) | 1991-11-29 | 1993-06-18 | Toshiba Corp | データ処理装置 |
US5321698A (en) * | 1991-12-27 | 1994-06-14 | Amdahl Corporation | Method and apparatus for providing retry coverage in multi-process computer environment |
US5386549A (en) * | 1992-11-19 | 1995-01-31 | Amdahl Corporation | Error recovery system for recovering errors that occur in control store in a computer system employing pipeline architecture |
US6201732B1 (en) * | 1997-01-02 | 2001-03-13 | John M. Caywood | Low voltage single CMOS electrically erasable read-only memory |
US6147903A (en) * | 1997-12-12 | 2000-11-14 | Matsushita Electronics Corporation | Non-volatile semiconductor memory device and method for driving the same |
US6247118B1 (en) * | 1998-06-05 | 2001-06-12 | Mcdonnell Douglas Corporation | Systems and methods for transient error recovery in reduced instruction set computer processors via instruction retry |
US6451652B1 (en) * | 1999-09-15 | 2002-09-17 | The John Millard And Pamela Ann Caywood 1989 Revocable Living Trust | Method for forming an EEPROM cell together with transistor for peripheral circuits |
US6198658B1 (en) * | 1999-10-08 | 2001-03-06 | Hyundai Electronics America, Inc. | High density flash memory architecture with columnar substrate coding |
JP3775963B2 (ja) * | 2000-02-02 | 2006-05-17 | シャープ株式会社 | 不揮発性半導体メモリ装置の消去方式 |
US6438030B1 (en) * | 2000-08-15 | 2002-08-20 | Motorola, Inc. | Non-volatile memory, method of manufacture, and method of programming |
WO2002037502A2 (en) * | 2000-10-30 | 2002-05-10 | Virtual Silicon Technology, Inc. | Common source eeprom and flash memory |
JP3808013B2 (ja) * | 2002-07-05 | 2006-08-09 | 富士通株式会社 | 命令実行装置 |
US6649453B1 (en) * | 2002-08-29 | 2003-11-18 | Micron Technology, Inc. | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation |
-
2004
- 2004-07-29 JP JP2004222400A patent/JP4486434B2/ja not_active Expired - Fee Related
- 2004-11-12 US US10/986,152 patent/US7383467B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01169640A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 情報処理装置の擬似障害発生方式 |
JPH08314721A (ja) * | 1995-05-10 | 1996-11-29 | Internatl Business Mach Corp <Ibm> | スーパースカラまたはvliwプロセッサにおけるメモリ操作の順序替えのための方法及び装置 |
JP2001060153A (ja) * | 1999-08-24 | 2001-03-06 | Fujitsu Ltd | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060026461A1 (en) | 2006-02-02 |
JP2006040174A (ja) | 2006-02-09 |
US7383467B2 (en) | 2008-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6772368B2 (en) | Multiprocessor with pair-wise high reliability mode, and method therefore | |
CN111164578B (zh) | 核内锁步模式的错误恢复 | |
US8250349B2 (en) | Branch prediction control device having return address stack and method of branch prediction | |
EP2159709B1 (en) | Error correcting method and computing element | |
JP2012198803A (ja) | 演算処理装置及び演算処理方法 | |
US9740557B2 (en) | Pipelined ECC-protected memory access | |
CN114730294A (zh) | 用于执行存储到加载转发的技术 | |
CN106663471B (zh) | 用于反向存储器备份的方法和装置 | |
CN108694094B (zh) | 用于处理存储器访问操作的装置和方法 | |
CN111149094B (zh) | 处理缓冲器中的错误 | |
US9594648B2 (en) | Controlling non-redundant execution in a redundant multithreading (RMT) processor | |
JP7403541B2 (ja) | メモリ順序付け違反チェックバッファの排出遅延を許容するための投機的命令ウェイクアップ | |
US20080244244A1 (en) | Parallel instruction processing and operand integrity verification | |
JP4486434B2 (ja) | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 | |
JP2018538628A (ja) | ブロックアトミック実行モデルを利用するプロセッサベースシステムにおける部分的に実行された命令ブロックのリプレイ | |
JP7124670B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
US8516303B2 (en) | Arithmetic device for concurrently processing a plurality of threads | |
JP5215655B2 (ja) | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 | |
US10289332B2 (en) | Apparatus and method for increasing resilience to faults | |
JP7480595B2 (ja) | 半導体装置 | |
JP2894438B2 (ja) | パイプライン処理装置 | |
US11188334B2 (en) | Obsoleting values stored in registers in a processor based on processing obsolescent register-encoded instructions | |
US20240264839A1 (en) | Macro-Op Fusion for Pipelined Architectures | |
US20220012179A1 (en) | Cache control apparatus and cache system control method | |
JP5387231B2 (ja) | マイクロプロセッサ及びマイクロプロセッサのデバッグ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |