JPS5922147A - 再試行処理のチエツク方式 - Google Patents
再試行処理のチエツク方式Info
- Publication number
- JPS5922147A JPS5922147A JP57132662A JP13266282A JPS5922147A JP S5922147 A JPS5922147 A JP S5922147A JP 57132662 A JP57132662 A JP 57132662A JP 13266282 A JP13266282 A JP 13266282A JP S5922147 A JPS5922147 A JP S5922147A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- state
- error
- circuit
- forcible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、情報処理装置が運用中に発生したエラーを再
試行する再試行機構の動作の正当性をチェックする再試
行処理のチェック方式に関するものである。
試行する再試行機構の動作の正当性をチェックする再試
行処理のチェック方式に関するものである。
（ｂ） 技術の背景
コンピュータが作動中にエラーを発生すると直ちにエラ
ー障害として取扱わずに、このエラー発生状態を再度試
行するといった再試行機構をコンピュータが具備してい
ることは一般に知られている。この再試行機構の動作を
確認するのに強制的にエラーを発生して再試行処理の動
作をチェックすることが行われている。
ー障害として取扱わずに、このエラー発生状態を再度試
行するといった再試行機構をコンピュータが具備してい
ることは一般に知られている。この再試行機構の動作を
確認するのに強制的にエラーを発生して再試行処理の動
作をチェックすることが行われている。
＜Ｃ） 従来技術と問題点
従来この再試行機構の動作を確認するのに処理装置を監
視する機能をもっているサービスプロセッサを用いて、
強制的にサービスプロセッサから入力する情報にエラー
を発生せしめレジスターの内容を破壊して再試行機構が
正常に動作するかどうかチェックするといったチェック
方式が採用されていた。しかしながらこの方式は実稼動
状態における所望タイミングでしかも所要ステートにて
チェックが行われないといった欠点があった。
視する機能をもっているサービスプロセッサを用いて、
強制的にサービスプロセッサから入力する情報にエラー
を発生せしめレジスターの内容を破壊して再試行機構が
正常に動作するかどうかチェックするといったチェック
方式が採用されていた。しかしながらこの方式は実稼動
状態における所望タイミングでしかも所要ステートにて
チェックが行われないといった欠点があった。
（ｄ） 発明の目的
本発明は、以上のような従来の欠点に鑑み、命令域は命
令のステート単位で強制的にエラーを作成し実運用の所
要タイミングにて、再試行処理の正当性チェックの行え
る再試行処理のチェック方式を提供することを目的とす
るものである。
令のステート単位で強制的にエラーを作成し実運用の所
要タイミングにて、再試行処理の正当性チェックの行え
る再試行処理のチェック方式を提供することを目的とす
るものである。
（ｅ） 発明の構成
簡単に述べるとこの発明は、命令制御記憶域の命令ステ
ート毎に強制エラーの発生を表示する領域を備えるとと
もに、該表示を処理遂行に供ない記憶し所要命令ステー
トを指定することにより、当該命令ステートの処理され
るタイミングにて前記エラーを発生し再試行機構を作動
せしめるようにしたことを特徴とするものである。
ート毎に強制エラーの発生を表示する領域を備えるとと
もに、該表示を処理遂行に供ない記憶し所要命令ステー
トを指定することにより、当該命令ステートの処理され
るタイミングにて前記エラーを発生し再試行機構を作動
せしめるようにしたことを特徴とするものである。
げ）発明の実施例
以下本発明の実施例を図面によって詳細に説明する。
図は本発明の再試行処理のチェック方式を示オー実施例
のブロック図であり、１は制御記憶域部２はバッファ回
路、３はデコード回路、４は記憶回路、５は選択回路、
６は強制エラー発生部、７は再試行処理制御部、８は命
令指示部、９は実行処理部である。
のブロック図であり、１は制御記憶域部２はバッファ回
路、３はデコード回路、４は記憶回路、５は選択回路、
６は強制エラー発生部、７は再試行処理制御部、８は命
令指示部、９は実行処理部である。
制御記憶域部１は実行される命令ステート別に人ないし
Ｆステート即ち、例えばＡステートは命令のオペランド
のアドレス計算、Ｂはオペランドの読出し、ＣとＤは演
算、Ｅは演算チェック、Ｆハ読ミ、書きの状態別に命令
が格納され、このそれぞれに強制エラーの発生を表示す
るフラグ領域をもっている。若しＢステートにて強制エ
ラーを発生せしめようとするとＢステートのフラグ領域
を例えば論理値を′″１′′とする。これら命令ステー
トはバッファ回路２に順次入力され実行処理部９にて処
理実行が行われる。更にバッファ回路２の命令ステート
はデコード回路３に人力され、デコード回路８は人力さ
れた命令ステートを解読してＡステート、Ｂステートと
区別し各ステートに対応して設けた記憶回路４にＡ′Ｂ
′Ｃ’−Ｆ’にそれぞれのフラグ領域のフラグを格納す
る。例えばＢステートの論理値５１°はＢ′が′１″と
して格納される。−万命令指示部８は強制エラーを発生
せしめたいステートを指定する部であり、例えばＢステ
ートを指定すればＢステート指定信号は選択回路５に入
力される。選択回路５は前記した「とＢステート指定信
号の合致したことを示す出力を選択して強制エラー発生
部６に入力し、このタイミングにて再試行制御部７を作
動させる。即ち記憶回路４は処理実行の都度にフラグの
状態を記憶しておりタイミングを司さどっている。
Ｆステート即ち、例えばＡステートは命令のオペランド
のアドレス計算、Ｂはオペランドの読出し、ＣとＤは演
算、Ｅは演算チェック、Ｆハ読ミ、書きの状態別に命令
が格納され、このそれぞれに強制エラーの発生を表示す
るフラグ領域をもっている。若しＢステートにて強制エ
ラーを発生せしめようとするとＢステートのフラグ領域
を例えば論理値を′″１′′とする。これら命令ステー
トはバッファ回路２に順次入力され実行処理部９にて処
理実行が行われる。更にバッファ回路２の命令ステート
はデコード回路３に人力され、デコード回路８は人力さ
れた命令ステートを解読してＡステート、Ｂステートと
区別し各ステートに対応して設けた記憶回路４にＡ′Ｂ
′Ｃ’−Ｆ’にそれぞれのフラグ領域のフラグを格納す
る。例えばＢステートの論理値５１°はＢ′が′１″と
して格納される。−万命令指示部８は強制エラーを発生
せしめたいステートを指定する部であり、例えばＢステ
ートを指定すればＢステート指定信号は選択回路５に入
力される。選択回路５は前記した「とＢステート指定信
号の合致したことを示す出力を選択して強制エラー発生
部６に入力し、このタイミングにて再試行制御部７を作
動させる。即ち記憶回路４は処理実行の都度にフラグの
状態を記憶しておりタイミングを司さどっている。
以上の説明は制御記憶部１のＢステートのフラグを′１
″とすることにより説明したが勿論制御記憶部１の全ス
テートの全フラグを′１″とし、命令指示部８のみでス
テートを指定しても同等支障されることのないことはい
うまでもない。
″とすることにより説明したが勿論制御記憶部１の全ス
テートの全フラグを′１″とし、命令指示部８のみでス
テートを指定しても同等支障されることのないことはい
うまでもない。
（ｇ） 発明の効果
以上、詳細に説明したように、本発明の再試行色
処理のチェック方式は命令域は命令ステート単位の所要
タイミングにて再試行処理の正当性チェックが行え、再
試行処理をチェックするに際し信頼性を向上する利点が
ある。
タイミングにて再試行処理の正当性チェックが行え、再
試行処理をチェックするに際し信頼性を向上する利点が
ある。
図は本発明の再試行処理のチェック方式を示オー実施例
のブロック図である。 図において、■は制御記憶域部、４は記憶回路７は再試
行制御部、８は命令指示部をそれぞれ示す。
のブロック図である。 図において、■は制御記憶域部、４は記憶回路７は再試
行制御部、８は命令指示部をそれぞれ示す。
Claims (1)
- 命令を再試行する再試行機構を有し、命令制御記憶域の
命令指示に基づいて処理を実行する情報処理装置におい
て、強制的にエラーを作成し前記再試行機構の処理動作
をチェックする方式であって、前記命令制御記憶域の命
令ステート毎に強制エラーの発生を表示する領域を備え
るとともに、該表示を処理遂行に供ない記憶し所要命令
ステートを指定することにより当該命令ステートの処理
されるタイミングにて前記エラーを発生し前記再試行機
構を作動せしめるようにしたことを特徴とする再試行処
理のチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132662A JPS5922147A (ja) | 1982-07-28 | 1982-07-28 | 再試行処理のチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132662A JPS5922147A (ja) | 1982-07-28 | 1982-07-28 | 再試行処理のチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922147A true JPS5922147A (ja) | 1984-02-04 |
Family
ID=15086558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132662A Pending JPS5922147A (ja) | 1982-07-28 | 1982-07-28 | 再試行処理のチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804324A (en) * | 1995-01-18 | 1998-09-08 | Toshiba Ceramics Co., Ltd. | Setting member for heating material |
| US7383467B2 (en) | 2004-07-29 | 2008-06-03 | Fujitsu Limited | Information processing apparatus having command-retry verification function, and command retry method |
-
1982
- 1982-07-28 JP JP57132662A patent/JPS5922147A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804324A (en) * | 1995-01-18 | 1998-09-08 | Toshiba Ceramics Co., Ltd. | Setting member for heating material |
| US7383467B2 (en) | 2004-07-29 | 2008-06-03 | Fujitsu Limited | Information processing apparatus having command-retry verification function, and command retry method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPH1069399A (ja) | マイクロコンピュータ | |
| JPS5938852A (ja) | 障害処理方式 | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JPS59177660A (ja) | 電子計算機における診断結果のロギング方式 | |
| JP2765831B2 (ja) | データ処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPH08286950A (ja) | 情報処理装置及びトレース情報格納方法 | |
| JPH0264815A (ja) | ディスクキャッシュ制御方式 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPH05216718A (ja) | デバッグ方法 | |
| JPS63228237A (ja) | プログラムデバツグ方式 | |
| JPS59191662A (ja) | プログラム暴走検出方式 | |
| JPH05257760A (ja) | マイクロプロセッサ | |
| JPH05324389A (ja) | 擬似障害評価方式 | |
| JPH04148432A (ja) | 情報処理装置 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH05334118A (ja) | プログラム割込み原因となるプログラムステップの事前検出方式 |