JPH0512005A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0512005A JPH0512005A JP16128091A JP16128091A JPH0512005A JP H0512005 A JPH0512005 A JP H0512005A JP 16128091 A JP16128091 A JP 16128091A JP 16128091 A JP16128091 A JP 16128091A JP H0512005 A JPH0512005 A JP H0512005A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- instruction
- operation mode
- code
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【構成】動作モードに対応して異なる命令の処理におい
ては、命令デコーダ３に例外の処理が動作モードにより
異なる命令であるか否かを示す指示手段７を設け、指示
手段と動作モードレジスタ１とによって、動作モードに
よって例外処理の異なる命令においては例外検出部９に
よる例外の検出を動作モード対応に分けて検出し、例外
報告部１２に送出する。例外報告部においては例外検出
部より動作モード対応に検出された例外対応に例外コー
ドを生成し制御記憶部１４へ報告する。 【効果】例外処理ファームウェアにて、動作モードによ
り例外処理が異なる命令か否かのテスト及び動作モード
のテストを必要とせずに例外の処理をより高速に実行で
きる。
ては、命令デコーダ３に例外の処理が動作モードにより
異なる命令であるか否かを示す指示手段７を設け、指示
手段と動作モードレジスタ１とによって、動作モードに
よって例外処理の異なる命令においては例外検出部９に
よる例外の検出を動作モード対応に分けて検出し、例外
報告部１２に送出する。例外報告部においては例外検出
部より動作モード対応に検出された例外対応に例外コー
ドを生成し制御記憶部１４へ報告する。 【効果】例外処理ファームウェアにて、動作モードによ
り例外処理が異なる命令か否かのテスト及び動作モード
のテストを必要とせずに例外の処理をより高速に実行で
きる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し特に
例外の処理方式に関する。
例外の処理方式に関する。
【０００２】
【従来の技術】従来この種の情報処理装置においては例
外報告部より報告された例外コードにより例外処理ファ
ームウェアに起動がかけられ、起動がかけられた例外処
理ファームウェアは、発生した例外の種類が特定の命令
においては動作モードに依存して例外処理が異なる例外
であった場合に例外処理を動作モードに対応し変更する
必要があるため、まずファームウェアの第１スラップに
て動作モードに対応して例外処理を変更すべき命令か否
かをテストしたのちに次のステップで動作モードをテス
トし各モードに対応した例外の処理を行なっていた。
外報告部より報告された例外コードにより例外処理ファ
ームウェアに起動がかけられ、起動がかけられた例外処
理ファームウェアは、発生した例外の種類が特定の命令
においては動作モードに依存して例外処理が異なる例外
であった場合に例外処理を動作モードに対応し変更する
必要があるため、まずファームウェアの第１スラップに
て動作モードに対応して例外処理を変更すべき命令か否
かをテストしたのちに次のステップで動作モードをテス
トし各モードに対応した例外の処理を行なっていた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置による例外処理では例外の種類に対応し例外コー
ドが生成され報告されたのち例外処理ファームウェアに
おいては動作モードに依存して発生した例外の処理が異
なる命令の実行であるか否かをテストする。更に動作モ
ードに依存して発生した例外の処理が異なる命令であっ
た場合は、前記動作モードをテストし各動作モード対応
に例外の処理を行う。そのため動作モードが異なってい
ても例外の処理を同一に行なう例外に比べ処理性能の低
下をまねいている。また例外処理ファームウェアにて前
述したような各テストを行なうためのテストステップを
必要とするためファームウェア容量の増加をまねいてい
る。
理装置による例外処理では例外の種類に対応し例外コー
ドが生成され報告されたのち例外処理ファームウェアに
おいては動作モードに依存して発生した例外の処理が異
なる命令の実行であるか否かをテストする。更に動作モ
ードに依存して発生した例外の処理が異なる命令であっ
た場合は、前記動作モードをテストし各動作モード対応
に例外の処理を行う。そのため動作モードが異なってい
ても例外の処理を同一に行なう例外に比べ処理性能の低
下をまねいている。また例外処理ファームウェアにて前
述したような各テストを行なうためのテストステップを
必要とするためファームウェア容量の増加をまねいてい
る。
【０００４】
【課題を解決するための手段】本発明の情報処理装置は
命令の実行において命令コードより各々の命令の制御情
報を発生し得る命令語デコーダと、命令の実行において
発生し得る例外を検出する例外検出手段と、動作モード
を保持する動作モード保持手段と、前記例外検出手段に
より検出された例外対応に例外コードを生成し、前記例
外コードの生成を行なう例外報告手段と、前記例外報告
手段により報告された前記例外コード対応の例外処理フ
ァームウェアを有する制御記憶部とを備え、発生したあ
る種の例外の処理が前記動作モードに対応して異なる命
令の処理においては、前記命令デコーダに前記例外の処
理が前記動作モードにより異なる命令であるか否かを示
す指示手段を設け、前記指示手段と前記動作モード保持
手段とによって、前記動作モードによって前記例外処理
の異なる命令においては前記例外検出手段による例外の
検出を動作モード対応に分けて検出し、前記例外報告手
段に送出し、前記例外報告手段においては前記例外検出
手段より前記動作モード対応に検出された前記例外対応
に前記例外コードを生成し前記制御記憶部へ報告する。
命令の実行において命令コードより各々の命令の制御情
報を発生し得る命令語デコーダと、命令の実行において
発生し得る例外を検出する例外検出手段と、動作モード
を保持する動作モード保持手段と、前記例外検出手段に
より検出された例外対応に例外コードを生成し、前記例
外コードの生成を行なう例外報告手段と、前記例外報告
手段により報告された前記例外コード対応の例外処理フ
ァームウェアを有する制御記憶部とを備え、発生したあ
る種の例外の処理が前記動作モードに対応して異なる命
令の処理においては、前記命令デコーダに前記例外の処
理が前記動作モードにより異なる命令であるか否かを示
す指示手段を設け、前記指示手段と前記動作モード保持
手段とによって、前記動作モードによって前記例外処理
の異なる命令においては前記例外検出手段による例外の
検出を動作モード対応に分けて検出し、前記例外報告手
段に送出し、前記例外報告手段においては前記例外検出
手段より前記動作モード対応に検出された前記例外対応
に前記例外コードを生成し前記制御記憶部へ報告する。
【０００５】
【実施例】本発明の一実施例を用い説明を行なう。まず
説明を解り易くするために前提として本実施例にて説明
される情報処理装置には動作モードとしてモードレジス
タの出力と該出力によって指定される動作モードである
表１に示すようにベアマシンモードとＶＭアシスト・ハ
イパーモード及びＶＭアシスト・ＶＭモードの３モード
が存在し、更にＶＭアシストＶＭモードでのみ実行され
る命令ＶＭＣ（ＶＭモニタコール）命令が存在する。
説明を解り易くするために前提として本実施例にて説明
される情報処理装置には動作モードとしてモードレジス
タの出力と該出力によって指定される動作モードである
表１に示すようにベアマシンモードとＶＭアシスト・ハ
イパーモード及びＶＭアシスト・ＶＭモードの３モード
が存在し、更にＶＭアシストＶＭモードでのみ実行され
る命令ＶＭＣ（ＶＭモニタコール）命令が存在する。
【０００６】
【０００７】又、前記ＶＭＣ命令はＶＭアシストＶＭモ
ード以外のモードでは未定義の命令コードをもつ命令語
が供給された場合に検出されるオペレーションの例外が
検出される。但しＶＭアシストハイパーモードにおいて
のみ命令語情報の確保等特殊な例外処理を必要としてい
るものとする。
ード以外のモードでは未定義の命令コードをもつ命令語
が供給された場合に検出されるオペレーションの例外が
検出される。但しＶＭアシストハイパーモードにおいて
のみ命令語情報の確保等特殊な例外処理を必要としてい
るものとする。
【０００８】以上の前提条件を踏まえて図面を用い本発
明ほ説明を行なっていく。
明ほ説明を行なっていく。
【０００９】図１は本発明におけるオペレーションの例
外検出を行なうための情報処理装置の一構成例である。
外検出を行なうための情報処理装置の一構成例である。
【００１０】図２は例外検出部９の構成例を示したもの
である。
である。
【００１１】まず初めに未定義の命令コードをもつ命令
語が供給された場合について説明する。各モードにおい
て未定義命令コード及びＶＭＣ命令（ＶＭアシスト・Ｖ
Ｍモードでのみ動作する命令）の実行時に検出される例
外を現わす表２に示すように未定義の命令コードが供給
された場合は動作モードとは無関係にオペレーションの
例外を検出する必要がある。
語が供給された場合について説明する。各モードにおい
て未定義命令コード及びＶＭＣ命令（ＶＭアシスト・Ｖ
Ｍモードでのみ動作する命令）の実行時に検出される例
外を現わす表２に示すように未定義の命令コードが供給
された場合は動作モードとは無関係にオペレーションの
例外を検出する必要がある。
【００１２】
【００１３】以下にオペレーションの例外の検出動作を
示す。動作モードレジスタ１には動作モードが保持され
ている。まず初めにベアマシンモード時の例外検出の動
作について説明を加えていく、前述のように動作モード
レジスタ１にはベアマシンモードを示す値“００”が保
持されて、又信号線４，５によって例外検出部９へ供給
される。又命令語レジスタ２には未定義の命令コードを
もつ命令語が供給される。次に命令語レジスタ２より未
定義の命令コードが命令語デコーダ３へ入力され命令語
デコーダ３においてはオペレーションの例外の検出指示
が生成され信号線８によって例外検出部９へ供給され
る。又動作モード対応に検出したオペレーション例外の
処置が異なる命令を示す信号は供給された命令コードが
未定義のものであるため“１”とならず従って信号線７
によって例外検出部９へ送出される値は“０”となる。
次に図２に示すように例外検出部９においては前述した
条件より論理積（ＡＮＤ）ゲート２２の出力のみが
“１”を出力し従って論理和（ＯＲ）ゲート２３の出力
は“１”となり信号線１０によって例外報告部１２へ
“１”が供給される。又前述の条件より信号線７によっ
て供給される値は“０”であるのでＡＮＤゲート２１の
出力は“０”となりこの値が例外報告部１２へ供給され
る。次に例外報告部１２においては信号線１０によって
“１”が供給されたことにより例外コード０１が信号線
１３によって制御記憶部１４へ供給され制御記憶部１４
においては例外コード０１に対応する例外処理ファーム
ウェアに起動がかけられ通常（例外情報の確保等特殊処
理の不要）のオペレーションの例外の例外処理が行なわ
れる。又未定義命令コードの命令語が命令語レジスタ２
に供給されたケースにおいてはベアマシンモード以外の
モードにおいても前述したように例外検出部９における
ＡＮＤゲート２２の出力はモードには依存していないた
め以後の動作はベアマシンモード時と同一の動作と同様
となる。
示す。動作モードレジスタ１には動作モードが保持され
ている。まず初めにベアマシンモード時の例外検出の動
作について説明を加えていく、前述のように動作モード
レジスタ１にはベアマシンモードを示す値“００”が保
持されて、又信号線４，５によって例外検出部９へ供給
される。又命令語レジスタ２には未定義の命令コードを
もつ命令語が供給される。次に命令語レジスタ２より未
定義の命令コードが命令語デコーダ３へ入力され命令語
デコーダ３においてはオペレーションの例外の検出指示
が生成され信号線８によって例外検出部９へ供給され
る。又動作モード対応に検出したオペレーション例外の
処置が異なる命令を示す信号は供給された命令コードが
未定義のものであるため“１”とならず従って信号線７
によって例外検出部９へ送出される値は“０”となる。
次に図２に示すように例外検出部９においては前述した
条件より論理積（ＡＮＤ）ゲート２２の出力のみが
“１”を出力し従って論理和（ＯＲ）ゲート２３の出力
は“１”となり信号線１０によって例外報告部１２へ
“１”が供給される。又前述の条件より信号線７によっ
て供給される値は“０”であるのでＡＮＤゲート２１の
出力は“０”となりこの値が例外報告部１２へ供給され
る。次に例外報告部１２においては信号線１０によって
“１”が供給されたことにより例外コード０１が信号線
１３によって制御記憶部１４へ供給され制御記憶部１４
においては例外コード０１に対応する例外処理ファーム
ウェアに起動がかけられ通常（例外情報の確保等特殊処
理の不要）のオペレーションの例外の例外処理が行なわ
れる。又未定義命令コードの命令語が命令語レジスタ２
に供給されたケースにおいてはベアマシンモード以外の
モードにおいても前述したように例外検出部９における
ＡＮＤゲート２２の出力はモードには依存していないた
め以後の動作はベアマシンモード時と同一の動作と同様
となる。
【００１４】次に前述のＶＭＣ命令が命令語レジスタ２
に供給されたケースについて説明していく。ベアマシン
モードにおいては前述のようにモード値“００”が例外
検出部９に供給される。又命令語デコーダ３は命令語レ
ジスタ２よりＶＭＣ命令の命令コードをデコードし動作
モードに応じてオペレーション例外の処置が異なること
を示す信号“１”を信号線７によって例外検出部９へ供
給する。又オペレーションの例外の検出を示す信号
“１”を信号線８によって例外検出部９へ供給する。例
外検出部９においては前述の条件よりＡＮＤゲート２０
の出力が“１”（ＡＮＤゲート２１，２２の出力は
“０”）となりＯＲゲート２３は“１”を出力する。従
って未定義の命令コードをもつ命令語の実行時を同様に
例外報告部１２は例外コード０１を出力し制御記憶部１
４では例外コード０１対応の例外処理ファームウェアに
起動がかけられ通常のオペレーションの例外の例外処理
が行なわれる。次に動作モードがＶＭアシスト・ハイパ
ーモードにおけるＶＭＣ命令の実行においては動作モー
ドレジスタ１の値は表１に示すように“０１”となり従
って例外検出部９ではＡＮＤゲート２１の出力が“１”
（ＡＮＤゲート２０，２２の出力は“０”）となり信号
線１０は“０”を信号線１１は“１”を例外報告部１２
へ供給する。例外報告部１２は信号線１１によって送ら
れてきた値が“１”であるため例外コード０２を生成し
制御記憶へ通知する。制御記憶１４では例外コード０２
対応の例外処理ファームウェアに起動をかけ命令語情報
の確保等特殊なオペレーションの例外の例外処理を行な
う。
に供給されたケースについて説明していく。ベアマシン
モードにおいては前述のようにモード値“００”が例外
検出部９に供給される。又命令語デコーダ３は命令語レ
ジスタ２よりＶＭＣ命令の命令コードをデコードし動作
モードに応じてオペレーション例外の処置が異なること
を示す信号“１”を信号線７によって例外検出部９へ供
給する。又オペレーションの例外の検出を示す信号
“１”を信号線８によって例外検出部９へ供給する。例
外検出部９においては前述の条件よりＡＮＤゲート２０
の出力が“１”（ＡＮＤゲート２１，２２の出力は
“０”）となりＯＲゲート２３は“１”を出力する。従
って未定義の命令コードをもつ命令語の実行時を同様に
例外報告部１２は例外コード０１を出力し制御記憶部１
４では例外コード０１対応の例外処理ファームウェアに
起動がかけられ通常のオペレーションの例外の例外処理
が行なわれる。次に動作モードがＶＭアシスト・ハイパ
ーモードにおけるＶＭＣ命令の実行においては動作モー
ドレジスタ１の値は表１に示すように“０１”となり従
って例外検出部９ではＡＮＤゲート２１の出力が“１”
（ＡＮＤゲート２０，２２の出力は“０”）となり信号
線１０は“０”を信号線１１は“１”を例外報告部１２
へ供給する。例外報告部１２は信号線１１によって送ら
れてきた値が“１”であるため例外コード０２を生成し
制御記憶へ通知する。制御記憶１４では例外コード０２
対応の例外処理ファームウェアに起動をかけ命令語情報
の確保等特殊なオペレーションの例外の例外処理を行な
う。
【００１５】最後にＶＭアシストＶＭモード時の動作に
ついて説明する。
ついて説明する。
【００１６】動作モードレジスタ１は表１に示すように
“１０”を保持しており例外検出部９へモード値を供給
する。前述の条件による例外検出部９ではＡＮＤゲート
２０，２１，２２ともに出力“０”となり例外は検出さ
れずＶＭアシストＶＭモードではＶＭＣ命令を実行す
る。
“１０”を保持しており例外検出部９へモード値を供給
する。前述の条件による例外検出部９ではＡＮＤゲート
２０，２１，２２ともに出力“０”となり例外は検出さ
れずＶＭアシストＶＭモードではＶＭＣ命令を実行す
る。
【００１７】
【発明の効果】以上説明したように本発明は発生したあ
る種の例外の処理が動作モードに対応して異なる命令の
処理においては、命令デコーダによって生成される例外
の処理が動作モードに対応して異なる命令か否かを示す
フラグと動作モードによって、動作モードによって例外
の処理が異なる命令の例外処理において動作モードに対
応して例外の検出を分離し例外コードを生成する例外報
告手段にて分離して検出された例外対応に例外コードを
生成し例外処理ファームウェアを有する制御記憶部へ報
告を行なうことにより、例外処理ファームウェアにて、
動作モードにより例外処理が異なる命令か否かのテスト
及び動作モードのテストを必要とせずに例外の処理をよ
り高速に実行できる効果がある。
る種の例外の処理が動作モードに対応して異なる命令の
処理においては、命令デコーダによって生成される例外
の処理が動作モードに対応して異なる命令か否かを示す
フラグと動作モードによって、動作モードによって例外
の処理が異なる命令の例外処理において動作モードに対
応して例外の検出を分離し例外コードを生成する例外報
告手段にて分離して検出された例外対応に例外コードを
生成し例外処理ファームウェアを有する制御記憶部へ報
告を行なうことにより、例外処理ファームウェアにて、
動作モードにより例外処理が異なる命令か否かのテスト
及び動作モードのテストを必要とせずに例外の処理をよ
り高速に実行できる効果がある。
【図１】本発明の情報処理装置の一実施例を示す構成図
である。
である。
【図２】本実施例の例外検出部の回路構成図である。
１ 動作モードレジスタ ２ 命令語レジスタ ３ 命令コードデコーダ ４，５，６，７，８，１０，１１，１３，１５ 信号
線 ９ 例外検出部 １２ 例外報告部 １４ 制御記憶部
線 ９ 例外検出部 １２ 例外報告部 １４ 制御記憶部
Claims (1)
- 【特許請求の範囲】 【請求項１】 命令の実行において命令コードより各々
の命令の制御情報を発生し得る命令語デコーダと、命令
の実行において発生し得る例外を検出する例外検出手段
と、動作モードを保持する動作モード保持手段と、前記
例外検出手段により検出された例外対応に例外コードを
生成し、前記例外コードの生成を行なう例外報告手段
と、前記例外報告手段により報告された前記例外コード
対応の例外処理ファームウェアを有する制御記憶部とを
備え、発生したある種の例外の処理が前記動作モードに
対応して異なる命令の処理においては、前記命令デコー
ダに前記例外の処理が前記動作モードにより異なる命令
であるか否かを示す指示手段を設け、前記指示手段と前
記動作モード保持手段とによって、前記動作モードによ
って前記例外処理の異なる命令においては前記例外検出
手段による例外の検出を動作モード対応に分けて検出
し、前記例外報告手段に送出し、前記例外報告手段にお
いては前記例外検出手段より前記動作モード対応に検出
された前記例外対応に前記例外コードを生成し前記制御
記憶部へ報告することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16128091A JPH0512005A (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16128091A JPH0512005A (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512005A true JPH0512005A (ja) | 1993-01-22 |
Family
ID=15732111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16128091A Pending JPH0512005A (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07116415A (ja) * | 1993-10-22 | 1995-05-09 | Takuo Mochizuki | 回転ドラム式濾過装置 |
| US7415599B1 (en) * | 2005-11-01 | 2008-08-19 | Zilog, Inc. | Instruction operation and operand memory location determined based on preceding instruction operation and operand memory location |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172042A (ja) * | 1983-03-22 | 1984-09-28 | Toshiba Corp | 情報処理装置 |
| JPS60159948A (ja) * | 1984-01-30 | 1985-08-21 | Nec Corp | 命令例外処理方式 |
| JPS62256139A (ja) * | 1986-04-30 | 1987-11-07 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS63240630A (ja) * | 1987-03-28 | 1988-10-06 | Toshiba Corp | 命令コ−ド解釈装置 |
| JPS63301331A (ja) * | 1987-06-02 | 1988-12-08 | Fujitsu Ltd | プログラム割込み処理方式 |
-
1991
- 1991-07-02 JP JP16128091A patent/JPH0512005A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172042A (ja) * | 1983-03-22 | 1984-09-28 | Toshiba Corp | 情報処理装置 |
| JPS60159948A (ja) * | 1984-01-30 | 1985-08-21 | Nec Corp | 命令例外処理方式 |
| JPS62256139A (ja) * | 1986-04-30 | 1987-11-07 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS63240630A (ja) * | 1987-03-28 | 1988-10-06 | Toshiba Corp | 命令コ−ド解釈装置 |
| JPS63301331A (ja) * | 1987-06-02 | 1988-12-08 | Fujitsu Ltd | プログラム割込み処理方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07116415A (ja) * | 1993-10-22 | 1995-05-09 | Takuo Mochizuki | 回転ドラム式濾過装置 |
| US7415599B1 (en) * | 2005-11-01 | 2008-08-19 | Zilog, Inc. | Instruction operation and operand memory location determined based on preceding instruction operation and operand memory location |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US6654877B1 (en) | System and method for selectively executing computer code | |
| US6643769B1 (en) | System and method for enabling selective execution of computer code | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH04145544A (ja) | デバッグ装置 | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JP2002116926A (ja) | プログラム処理装置およびプログラム処理方法 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH05189231A (ja) | 命令フェッチにおけるエラー処理方式 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPH0644096A (ja) | インサーキット・エミュレータ | |
| JPH05324397A (ja) | データ処理装置 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPS59116858A (ja) | マシンチエツク割込み処理方式 | |
| JPH064412A (ja) | ローカルメモリ検査訂正回路 | |
| JPH0498429A (ja) | マイクロコンピュータ | |
| JPH0290332A (ja) | データ処理装置 | |
| JPH0527963A (ja) | 異種の浮動小数点演算命令の同時サポート方法 | |
| JPS63193241A (ja) | 情報処理装置 | |
| JPH05241903A (ja) | プログラム障害の検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971224 |