JP5215655B2 - データ処理装置及びデータ処理装置におけるバスアクセス制御方法 - Google Patents
データ処理装置及びデータ処理装置におけるバスアクセス制御方法 Download PDFInfo
- Publication number
- JP5215655B2 JP5215655B2 JP2007337549A JP2007337549A JP5215655B2 JP 5215655 B2 JP5215655 B2 JP 5215655B2 JP 2007337549 A JP2007337549 A JP 2007337549A JP 2007337549 A JP2007337549 A JP 2007337549A JP 5215655 B2 JP5215655 B2 JP 5215655B2
- Authority
- JP
- Japan
- Prior art keywords
- exception
- internal bus
- signal
- circuit
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Description
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかるデータ処理装置1のブロック図を図1に示す。図1に示すようにデータ処理装置1は、演算回路(例えばCPU:Central Processing Unit)11、内部バス接続回路12、内蔵ROM(Read Only Memory)13、内蔵RAM(Random Access Memory)14、外部インタフェース15、周辺装置保護回路16、内蔵周辺装置17、バス無効化制御回路18、例外通知制御回路19を有する。また、データ処理装置1には、外部バスインタフェース15を介して外部周辺装置30が接続されるものとする。なお、以下の説明では、データ処理装置1における周辺装置は、内蔵ROM13、内蔵RAM14、外部インタフェース15、周辺装置保護回路16及び内蔵周辺装置17を含むものとする。
実施の形態2にかかるデータ処理装置2のブロック図を図5に示す。データ処理装置2は、処理優先度が最も高い緊急割り込み処理が発生した場合に対応するものである。データ処理装置2は、データ処理装置1に加えて緊急割り込み通知制御回路20が追加される。また、データ処理装置2は、割り込み受付制御部22に替えて割り込み受付制御部24を有する。
実施の形態3にかかるデータ処理装置3のブロック図を図9に示す。データ処理装置3は、実施の形態1にかかるデータ処理装置1の変形例を示すものである。データ処理装置3では、内部バス接続回路12に替えて内部バス接続回路12aを有する。内部バス接続回路12aは内部バス接続回路12の機能に加え、ダミー応答回路40を有する。
実施の形態4にかかるデータ処理装置4のブロック図を図11に示す。データ処理装置4は、実施の形態1にかかるデータ処理装置1の変形例を示すものである。データ処理装置4では、例外通知制御回路19に替えて例外通知制御回路19aを有する。例外通知制御回路19aはエラーフラグ群を有し、エラーフラグ群に周辺装置で発生した例外の種類を格納する。また、例外通知制御回路19aはエラーフラグ群に格納された例外の種類に応じて例外発生通知信号ERRN及び例外コード信号ECを出力するか否かを制御する。
実施の形態5にかかるデータ処理装置5のブロック図を図15に示す。データ処理装置5は、実施の形態1にかかるデータ処理装置1の変形例を示すものである。データ処理装置5では、周辺装置保護回路16に替えて周辺装置保護回路16aを有する。周辺装置保護回路16aは、周辺装置保護回路16に加えて例外保存部61及び例外設定部62を有する。例外保存部61は、周辺装置保護回路16aにおいて発生した例外を保存する。例外設定部62は、例外保存部61に所定レベル以上の例外が発生した場合にのみ例外発生信号ERRを出力する。例えば、例外設定部62は、軽微な例外については例外発生信号ERRを出力しない設定を行うことができる。
11 CPU
12、12a 内部バス接続回路
13 内蔵ROM
14 内蔵RAM
15 外部インタフェース
16、16a 周辺装置保護回路
17 内蔵周辺装置
18、18a、18b バス無効化制御回路
19、19a 例外通知制御回路
20 緊急割り込み制御回路
21 命令実行部
22、22a、24、24a 割り込み受付制御回部
23、25 動作ステータスレジスタ
30 外部周辺装置
40 ダミー応答回路
51 エラーフラグ群
51a〜51d エラーフラグ
52 例外判定部
53a〜53d 通知設定部
54 優先度判定部
ERR 例外発生信号
ERRN 例外発生通知信号
ERRQ 割り込み要求信号
ERRS 例外処理開始信号
EM 緊急割り込み発生信号
EMN 緊急割り込み通知信号
EMRQ 緊急割り込み要求信号
EMS 緊急割り込み処理開始信号
EME 緊急割り込み処理完了信号
EC 例外コード信号
EN 有効化信号
DEN 無効化信号
SE1、SE3、SE4 セット信号
CL1〜CL4 クリア信号
Claims (18)
- 内部バスを介して接続される少なくとも1つの周辺装置にアクセスを行う演算回路と、
前記演算回路と前記内部バスとの間に配置され、前記演算回路から前記内部バスへのアクセスの有効状態と無効状態とを切り替える内部バス接続回路と、
前記少なくとも1つの周辺装置のうちいずれかから出力される例外発生信号に基づき前記演算回路に例外発生通知信号を出力する例外通知制御回路と、
前記例外発生通知信号に応じて前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスを前記無効状態とする無効化信号を出力し、前記演算回路が前記例外発生通知信号に基づき生成する例外処理開始信号に応じて前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスを前記有効状態とする有効化信号を出力するバス無効化制御回路と、を有し、
前記演算回路は、前記例外処理開始信号に応じて前記有効状態とされた前記内部バスを介して、前記周辺装置のうち例外処理プログラムが格納された周辺装置に格納された例外処理プログラムに基づき例外処理を行う、
データ処理装置。 - 前記演算回路は、前記例外発生通知信号に基づき前記バス無効化制御回路に前記無効化信号を出力させるセット信号を出力し、前記例外処理開始信号に基づき前記バス無効化制御回路に前記有効化信号を出力させるクリア信号を出力する割り込み受付制御部を有する請求項1に記載のデータ処理装置。
- 前記割り込み受付制御部は、前記内部バスへのアクセスが前記無効状態である場合において、前記例外発生通知信号による前記例外処理よりも優先度の高い緊急割り込み処理の発生を通知する前記少なくとも1つの周辺装置のうちいずれかからの緊急割り込み通知信号に応じて、前記演算回路内の命令実行部に緊急割り込み要求信号と、前記バス無効化制御回路に前記クリア信号と、を出力し、
前記演算回路により出力される割り込み処理完了信号に応じて、前記セット信号を出力する請求項2に記載のデータ処理装置。 - 前記演算回路は、前記演算回路において実行中のタスクの動作ステータスを格納する動作ステータスレジスタと、をさらに有し、
前記バス無効化制御回路は、前記内部バスへのアクセスが前記無効状態である場合において、前記動作ステータスが前記例外処理よりも優先度の高い緊急割り込み処理を示す場合、前記内部バス接続回路に前記有効化信号を出力し、
前記演算回路により出力される割り込み処理完了信号に応じて、前記内部バス接続回路に前記無効化信号を出力する請求項2に記載のデータ処理装置。 - 前記演算回路は、前記例外発生通知信号に基づきセット信号を出力する割り込み受付制御部と、前記演算回路において実行中のタスクの動作ステータスを格納する動作ステータスレジスタと、を有し、
前記バス無効化制御回路は、前記セット信号に基づき前記内部バス接続回路に前記無効化信号を出力し、前記動作ステータスが前記例外処理の実行を示すものである場合に前記内部バス接続回路に前記有効化信号を出力する請求項1に記載のデータ処理装置。 - 前記内部バス接続回路は、前記演算回路から前記内部バスへのアクセスを前記無効状態にする場合、前記演算回路の前記内部バスに対するアクセスに応じて疑似的に前記演算回路に応答を返信するダミー応答回路を有する請求項1乃至5のいずれか1項に記載のデータ処理装置。
- 前記例外通知制御回路は、前記少なくとも1つの周辺装置のうちいずれかにおいて発生したエラーの種類を格納するエラーフラグ群と、前記エラーフラグ群に格納されたフラグ値の優先度に基づき前記演算回路に前記例外発生通知信号を出力するか否かを判定する優先度判定部と、を有する請求項1乃至6のいずれか1項に記載のデータ処理装置。
- 前記少なくとも1つの周辺装置のうちいずれかは、所定の機能を有する内蔵周辺装置と、前記内部バスを介した前記内蔵周辺装置へのアクセスを制限することで前記内蔵周辺装置を保護する内蔵周辺装置保護回路とを含み、
前記内蔵周辺装置保護回路は、前記内蔵周辺装置に対するアクセスにおいて発生したエラーの情報を格納する例外保存部と、前記例外保存部に格納された前記エラーの情報の重要度に応じて前記例外通知制御回路に前記例外発生信号を通知するか否かを制御する例外設定部とを有する請求項1乃至7のいずれか1項に記載のデータ処理装置。 - 前記例外処理プログラムが格納された周辺装置は、前記例外処理プログラムを格納するプログラム格納部を有する請求項1乃至8のいずれか1項に記載のデータ処理装置。
- 内部バスを介して接続される少なくとも1つの周辺装置にアクセスを行う演算回路と、
前記演算回路と前記内部バスとの間に配置され、前記演算回路から前記内部バスへのアクセスの有効状態と無効状態とを切り替える内部バス接続回路と、
前記演算回路の動作に応じて前記内部バス接続回路を制御するバス無効化制御回路と、
前記少なくとも1つの周辺装置のうちいずれかにおいて発生したアクセス違反に基づき前記演算回路に例外発生通知信号を出力する例外通知制御回路と、を有するデータ処理装置におけるバスアクセス制御方法であって、
前記例外発生通知信号に応じて前記演算回路から前記内部バスへのアクセスを無効化し、
前記演算回路における前記例外発生通知信号に基づいて前記演算回路から前記内部バスへのアクセスの無効化を解除し、
前記演算回路は、前記内部バスへのアクセスの無効化解除後に、前記周辺装置のうち例外処理のための例外処理プログラムが格納された周辺装置から前記例外処理プログラムを取得して前記例外処理プログラムに基づく例外処理を行う、
データ処理装置におけるバスアクセス制御方法。 - 前記演算回路は、前記例外発生通知信号に基づき前記バス無効化制御回路に前記演算回路から前記内部バスへのアクセスの無効化を指示するセット信号を出力し、前記演算回路における前記例外発生通知信号に基づいた例外処理の開始に応じて前記バス無効化制御回路に前記演算回路から前記内部バスへのアクセスの無効化解除を指示するクリア信号を出力する割り込み受付制御部を有する請求項10に記載のデータ処理装置におけるバスアクセス制御方法。
- 前記割り込み受付制御部は、前記少なくとも1つの周辺装置のうちいずれかから出力される前記例外処理よりも優先度の高い緊急割り込み処理の発生を通知する緊急割り込み通知信号に応じて前記演算回路内の命令実行部に緊急割り込み要求信号を出力し、
前記緊急割り込み要求信号を出力する時点において前記バス無効化制御回路が前記内部バス接続回路にバスアクセスの無効化をしている場合は前記クリア信号を出力し、前記命令実行部において前記緊急割り込み処理が完了したことに応じて前記セット信号を出力する請求項11に記載のデータ処理装置におけるバスアクセス制御方法。 - 前記演算回路は、前記演算回路において実行中のタスクの動作ステータスを格納する動作ステータスレジスタと、をさらに有し、
前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスの無効化を指示している期間において、
前記バス無効化制御回路は、前記動作ステータスが前記例外処理よりも優先度の高い緊急割り込み処理を示す場合、前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスの無効化の解除を指示し、
前記演算回路における前記緊急割り込み処理の完了に応じて、前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスの無効化を指示する請求項11に記載のデータ処理装置におけるバスアクセス制御方法。 - 前記演算回路は、前記例外発生通知信号に基づきセット信号を出力する割り込み受付制御部と、前記演算回路において実行中のタスクの動作ステータスを格納する動作ステータスレジスタと、を有し、
前記バス無効化制御回路は、前記セット信号に基づき前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスの無効化を指示し、前記動作ステータスが前記例外処理の実行を示すものである場合に前記内部バス接続回路に前記演算回路から前記内部バスへのアクセスの無効化の解除を指示する請求項10に記載のデータ処理装置におけるバスアクセス制御方法。 - 前記内部バス接続回路は、前記演算回路から前記内部バスへのアクセスを無効化する期間の間、前記演算回路の前記内部バスに対するアクセスに応じて疑似的に前記演算回路に応答を返信するダミー応答回路を有する請求項10乃至14のいずれか1項に記載のデータ処理装置におけるバスアクセス制御方法。
- 前記例外通知制御回路は、前記少なくとも1つの周辺装置のうちいずれかにおいて発生したエラーの種類を格納するエラーフラグ群と、前記エラーフラグ群に格納されたフラグ値の優先度に基づき前記演算回路に前記例外発生通知信号を出力するか否かを判定する優先度判定部と、を有する請求項10乃至15のいずれか1項に記載のデータ処理装置におけるバスアクセス制御方法。
- 前記少なくとも1つの周辺装置のうちいずれかは、所定の機能を有する内蔵周辺装置と、前記内部バスを介した前記内蔵周辺装置へのアクセスを制限することで前記内蔵周辺装置を保護する内蔵周辺装置保護回路とを含み、
前記内蔵周辺装置保護回路は、前記内蔵周辺装置に対するアクセスにおいて発生したエラーの情報を格納する例外保存部と、前記例外保存部に格納された前記エラーの情報の重要度に応じて前記例外通知制御回路に例外発生信号を通知するか否かを制御する例外設定部とを有する請求項10乃至16のいずれか1項に記載のデータ処理装置におけるバスアクセス制御方法。 - 前記例外処理プログラムが格納された周辺装置は、前記演算回路において行われる処理に用いられる前記例外処理プログラムを格納するプログラム格納部を有する請求項10乃至17のいずれか1項に記載のデータ処理装置におけるバスアクセス制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337549A JP5215655B2 (ja) | 2007-12-27 | 2007-12-27 | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 |
US12/314,493 US8209565B2 (en) | 2007-12-27 | 2008-12-11 | Data processing device and bus access control method therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337549A JP5215655B2 (ja) | 2007-12-27 | 2007-12-27 | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157808A JP2009157808A (ja) | 2009-07-16 |
JP5215655B2 true JP5215655B2 (ja) | 2013-06-19 |
Family
ID=40799973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337549A Expired - Fee Related JP5215655B2 (ja) | 2007-12-27 | 2007-12-27 | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8209565B2 (ja) |
JP (1) | JP5215655B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8131984B2 (en) * | 2009-02-12 | 2012-03-06 | Via Technologies, Inc. | Pipelined microprocessor with fast conditional branch instructions based on static serializing instruction state |
US8914776B2 (en) * | 2012-05-17 | 2014-12-16 | Microsoft Corporation | Assisting development tools through inserted code statements |
US10095637B2 (en) * | 2016-09-15 | 2018-10-09 | Advanced Micro Devices, Inc. | Speculative retirement of post-lock instructions |
JP6726136B2 (ja) * | 2017-06-22 | 2020-07-22 | ルネサスエレクトロニクス株式会社 | データアクセス装置及びアクセスエラーの通知方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870704A (en) * | 1984-10-31 | 1989-09-26 | Flexible Computer Corporation | Multicomputer digital processing system |
JPH0423049A (ja) * | 1990-05-18 | 1992-01-27 | Hitachi Ltd | バスサイクル再実行方法 |
US5596717A (en) * | 1995-06-07 | 1997-01-21 | Texas Instruments Incorporated | Four state token passing alignment fault state circuit for microprocessor address misalignment fault generation |
JPH0991210A (ja) | 1995-09-21 | 1997-04-04 | Hitachi Ltd | マイクロコンピュータ及びモータ駆動装置 |
JPH11306131A (ja) * | 1998-04-22 | 1999-11-05 | Nec Saitama Ltd | バス接続管理回路 |
JPH11312102A (ja) * | 1998-04-27 | 1999-11-09 | Nec Eng Ltd | 情報処理装置のリセットシステム |
GB2338791B (en) * | 1998-06-22 | 2002-09-18 | Advanced Risc Mach Ltd | Apparatus and method for testing master logic units within a data processing apparatus |
US6272651B1 (en) * | 1998-08-17 | 2001-08-07 | Compaq Computer Corp. | System and method for improving processor read latency in a system employing error checking and correction |
IT1308343B1 (it) * | 1999-02-03 | 2001-12-11 | St Microelectronics Srl | Procedimento per arbitrare priorita' di interruzione tra periferichein un sistema basato su microprocessore |
WO2000051000A1 (fr) * | 1999-02-24 | 2000-08-31 | Hitachi, Ltd. | Systeme informatique et procede pour gerer les perturbations affectant un systeme informatique |
US6694457B2 (en) * | 2001-03-06 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | System and method for monitoring execution of privileged instructions |
JP2003050712A (ja) * | 2001-08-06 | 2003-02-21 | Canon Inc | マイクロコンピュータ・システム |
US6745307B2 (en) * | 2001-10-31 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Method and system for privilege-level-access to memory within a computer |
US6954819B2 (en) * | 2002-01-09 | 2005-10-11 | Storcase Technology, Inc. | Peripheral bus switch to maintain continuous peripheral bus interconnect system operation |
US7159059B2 (en) * | 2002-03-01 | 2007-01-02 | Mcneil Donald H | Ultra-modular processor in lattice topology |
US7434264B2 (en) * | 2003-03-07 | 2008-10-07 | Freescale Semiconductor, Inc. | Data processing system with peripheral access protection and method therefor |
GB2406404C (en) | 2003-09-26 | 2011-11-02 | Advanced Risc Mach Ltd | Data processing apparatus and method for handling corrupted data values |
DE102004034862A1 (de) * | 2004-07-19 | 2006-03-16 | Siemens Ag | Automatisierungssystem und Ein-/Ausgabebaugruppe für dasselbe |
-
2007
- 2007-12-27 JP JP2007337549A patent/JP5215655B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-11 US US12/314,493 patent/US8209565B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090172231A1 (en) | 2009-07-02 |
US8209565B2 (en) | 2012-06-26 |
JP2009157808A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7178062B1 (en) | Methods and apparatus for executing code while avoiding interference | |
JP5212369B2 (ja) | 演算器及び演算器の制御方法 | |
US20120331464A1 (en) | Virtual machine system and virtual machine system control method | |
JP2006510117A (ja) | 高信頼性プロセッサ用オンダイ機構 | |
JP2007249323A (ja) | マイクロコンピュータ | |
CN108694094B (zh) | 用于处理存储器访问操作的装置和方法 | |
JPH1021074A (ja) | 割り込み制御方式、プロセッサ及び計算機システム | |
JP5215655B2 (ja) | データ処理装置及びデータ処理装置におけるバスアクセス制御方法 | |
US20190121689A1 (en) | Apparatus and method for increasing resilience to faults | |
JP3202497B2 (ja) | 情報処理装置 | |
JP4893427B2 (ja) | マイクロコンピュータシステム | |
US6889315B2 (en) | Processor and method of controlling the same | |
JP2008090542A (ja) | エラー処理方法及び情報処理装置 | |
US10289332B2 (en) | Apparatus and method for increasing resilience to faults | |
JPH09198257A (ja) | プログラム実行方法およびこの方法を用いたプログラム実行装置 | |
JP2009230479A (ja) | マイクロプロセッサ | |
CN109358903B (zh) | 数据访问设备和访问错误通知方法 | |
US8176301B2 (en) | Millicode assist instructions for millicode store access exception checking | |
WO2007094460A1 (ja) | 並列処理装置及び排他制御方法 | |
US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
WO2023188905A1 (ja) | 情報処理装置、及び情報処理装置の動作制御方法 | |
JP3762608B2 (ja) | 計算機とその制御方法 | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JP2009271597A (ja) | プロセッサ | |
JP2009169515A (ja) | コンピュータシステム及びシステム回復装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |