JP7480595B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

プロセッサと、プロセッサから順次発行されるトランザクションを入れ替えるアウトオブオーダ処理を実行するトランザクション制御部とを有する情報処理装置が知られている。トランザクション制御部は、トランザクションの処理中に障害が発生した場合、コヒーレンシを維持するために、処理中のトランザクションのリトライとともに他のトランザクションのリトライ処理の要否を判定する（例えば、特許文献１参照）。

特開２００７－１４８４６７号公報

ところで、プロセッサ等の半導体装置の演算器では、命令の実行時にソフトエラー、伝搬遅延時間の増加またはハードウェアの故障などにより、演算中のデータのビット値が反転する可能性がある。演算器は、ビット値の反転（エラー）を検出した場合、演算器に命令を発行した命令制御部にエラーを通知する。例えば、演算器は、エラーを検出したサイクルを示す情報とともにエラーを命令制御部に通知する。

命令制御部は、リトライ可能なサイクルを示す情報を受信した、演算器に命令を再発行し、命令をリトライさせる。これにより、例えば、ソフトエラーまたは電源電圧の一時的な低下によるフリップフロップ間の伝搬遅延時間の増加等に起因して過渡的に発生したエラーがキャンセルされる。一方、命令制御部は、リトライ不可能なサイクルを示す情報を受信した場合、命令を再発行せず、半導体装置を管理する上位の管理装置にエラーの発生を通知する。管理装置は、エラーの通知に基づいて半導体装置の故障を検出し、例えば、半導体装置の動作を停止する。

例えば、命令制御部は、命令をアウトオブオーダで演算器に発行し、演算器により実行された命令をインオーダでコミットする。アウトオブオーダによる命令の発行制御では、リトライ不可能と判定されたエラーを発生させた命令のコミットが他の命令の実行の完了まで待たされる場合、命令のリトライが可能になる場合がある。しかしながら、コミットの順序を考慮せずに、エラーを検出したサイクルに応じてリトライ可能か否かを判定するアーキテクチャでは、リトライ不可能と判定された命令はリトライされず、管理装置にエラーが通知されてしまう。このように、アウトオブオーダ実行時のコミットの順序の入れ替えによりリトライ可能になる命令がリトライ不可能と判定される場合、半導体装置の処理性能および信頼性が低下し、半導体装置を含むシステムの処理性能および信頼性が低下する。

１つの側面では、本発明は、リトライ可能な命令がリトライ不可能と判定されることを抑止することを目的とする。

一つの観点によれば、半導体装置は、命令をアウトオブオーダで発行する命令発行部と、前記命令発行部が発行した命令を実行する演算部と、実行が完了した命令をインオーダでコミットするコミット制御部と、前記演算部により検出されたエラーの検出サイクルをそれぞれ示す複数のエラー信号を前記演算部から前記コミット制御部にそれぞれ伝達する複数のエラー信号線と、を有し、前記コミット制御部は、命令毎に命令の完了からのサイクル数をカウントし、前記エラー信号の受信時に、コミットしていない命令のうち、前記複数のエラー信号線を介して受けたエラー信号が示す前記検出サイクルと同じカウント値の命令をリトライ可能と判定する。

１つの側面では、本発明は、リトライ可能な命令がリトライ不可能と判定されることを抑止することができる。

一実施形態における半導体装置の一例を示すブロック図である。 図１のエントリバッファの一例を示す説明図である。 図１のパイプラインの実行サイクルの一例を示す説明図である。 図１のＣＰＵの動作の一例をエントリバッファの状態遷移として示す説明図である。 別の実施形態における半導体装置の一例を示すブロック図である。 図５のエントリ判定テーブルの一例を示す説明図である。 図５のエントリバッファの一例を示す説明図である。 図５のＣＰＵの動作の一例をエントリバッファの状態遷移として示す説明図である。 図５のＣＰＵの動作の別の例をエントリバッファの状態遷移として示す説明図である。 図５のＣＰＵの動作のさらなる別の例をエントリバッファの状態遷移として示す説明図である。 図５のＣＰＵの動作の別の例をエントリバッファの状態遷移として示す説明図である。 図５のＣＰＵの動作の別の例をエントリバッファの状態遷移として示す説明図である。 図５のＣＰＵのサイクル毎の動作の一例を示すフロー図である。 図１３の続きを示すフロー図である。 他の半導体装置の一例（比較例）を示すブロック図である。 図１５のＣＰＵのサイクル毎の動作の一例を示すフロー図である。 図１６の続きを示すフロー図である。

以下、図面を用いて実施形態が説明される。以下では、信号等の情報が伝達される信号線には、信号名と同じ符号を使用する。

図１は、一実施形態における半導体装置の一例を示す。図１に示す半導体装置１００は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサであり、メインメモリ等のメモリ２００とともにシステムＳＹＳに搭載される。以下では、半導体装置１００をＣＰＵ１００とも称する。ＣＰＵ１００は、命令制御部１０、演算制御部２０およびキャッシュ制御部３０を有する。なお、ＣＰＵ１００は、命令をデコードする命令デコーダを有するが、図示を省略する。

命令制御部１０は、リザベーションステーション１１、コミット制御部１２およびエントリ判定テーブル１４を有する。演算制御部２０は、実行制御部２１、レジスタファイル２２、複数のオペランドレジスタＯＰ（ＯＰ１～ＯＰ３）、演算器２３およびリオーダバッファ２４を有する。キャッシュ制御部３０は、キャッシュ３１を有する。演算器２３と命令制御部１０（コミット制御部１２）との間には、完了信号線ＣＭＰＬおよびエラー信号線ＲＥＵ、ＲＥＵＴ、ＲＥＵＴ２が配線される。

リザベーションステーション１１は、命令デコーダによりデコードされた順に命令を保持する複数のエントリ（図示せず）を有する。リザベーションステーション１１は、エントリに保持した命令を、実行可能な順にアウトオブオーダで実行制御部２１に出力する。リザベーションステーション１１は、命令発行部の一例である。

コミット制御部１２は、演算制御部２０により実行が終了した命令を示す情報を保持する複数のエントリを含むエントリバッファ１３を有する。コミット制御部１２は、アウトオブオーダで実行が終了した命令をインオーダでコミットする制御を実行する。コミット制御部１２は、コミットする命令を示すライトイネーブル信号ＷＥをリオーダバッファ２４に出力し、リオーダバッファ２４が保持する演算結果ＲＳＬＴをレジスタファイル２２に転送する。ここで、命令のコミットとは、命令制御部１０により演算結果ＲＳＬＴがレジスタファイル２２に転送され、命令が完了されることである。エントリバッファ１３は、保持部の一例である。エントリバッファ１３の例は、図２に示す。

エントリ判定テーブル１４は、演算器２３がエラーを検出した場合にエラー信号線ＲＥＵＴ、ＲＥＵＴ２のいずれかに出力するエラー信号ＲＥＵＴ、ＲＥＵＴ２に対応して"１"、"２"のカウント値ＣＮＴ（固定値）をそれぞれ保持する。エントリ判定テーブル１４が保持するカウント値ＣＮＴは、エラーが検出された検出サイクル（命令の実行完了からのサイクル数）を示す。エラー信号ＲＥＵＴ、ＲＥＵＴ２については、図３で説明する。

演算制御部２０において、実行制御部２１は、リザベーションステーション１１から供給される命令を投入する演算器２３を決定するとともに、レジスタファイル２２において演算に使用するレジスタを決定する。そして、実行制御部２１は、オペランドレジスタＯＰと演算器２３とを含むパイプラインＰＬに命令を投入する。パイプラインＰＬは、図３に示すように、複数の実行サイクルを使用して命令を実行する。

レジスタファイル２２は、演算に使用するデータ（オペランド）および演算結果を保持する複数のレジスタを有する。レジスタファイル２２が保持するオペランドは、キャッシュ３１から転送され、レジスタファイル２２が保持する演算結果は、キャッシュ３１に転送される。キャッシュ３１は、メモリ２００が保持するデータの一部を記憶する。演算器２３で演算するデータがキャッシュ３１に格納されている場合（キャッシュヒット）、キャッシュ３１から読み出されるデータがレジスタファイル２２に転送される。一方、演算器２３で演算するデータがキャッシュ３１に格納されていない場合（キャッシュミス）、メモリ２００からキャッシュ３１に読み出されるデータがレジスタファイル２２に転送される。

演算器２３は、オペランドレジスタＯＰに保持されたオペランドを使用して演算を実行する。演算器２３は、演算の完了に基づいて完了信号ＣＭＰＬを、完了信号線ＣＭＰＬを介して命令制御部１０に出力し、演算結果ＲＳＬＴをリオーダバッファ２４に格納する。図３で説明するように、演算器２３は、演算の実行時にエラーを検出した場合、エラーを検出した実行サイクルを示すエラー信号ＲＥＵ（またはＲＥＵＴ、ＲＥＵＴ２）を、エラー信号線ＲＥＵ（またはＲＥＵＴ、ＲＥＵＴ２）を介して命令制御部１０に出力する。

例えば、演算器２３は、演算中にデータのビット値の反転（期待値と異なる論理値）を検出した場合、エラーを検出する。演算器２３は、リザベーションステーション１１が発行した命令を実行する演算部の一例である。なお、図１では、１つの演算器２３のみを示すが、演算制御部２０は、複数の演算器２３を有してもよく、複数種の演算器２３を有してもよい。また、演算器２３に供給されるオペランドは、３つに限定されない。

リオーダバッファ２４は、命令がコミットするまでの間、演算結果ＲＳＬＴを一時的に保持する複数のエントリを有する。リオーダバッファ２４は、コミット制御部１２からのライトイネーブル信号ＷＥに基づいて、コミット対象の演算結果ＲＳＬＴをレジスタファイル２２に格納する。

キャッシュ制御部３０は、実行制御部２１による指示に基づいて、キャッシュ３１からレジスタファイル２２にオペランドを転送し、または、レジスタファイル２２からキャッシュ３１に演算結果ＲＳＬＴを転送する。キャッシュ制御部３０は、演算に使用するデータがキャッシュ３１にない場合、メモリ２００からデータを読み出し、読み出したデータをキャッシュ３１に格納するとともに、レジスタファイル２２に転送する。なお、キャッシュ３１は、データだけでなく命令を保持してよい。また、ＣＰＵ１００は、キャッシュ制御部３０およびキャッシュ３１を持たず、メモリ２００に直接接続されてもよい。

図２は、図１のエントリバッファ１３の一例を示す。エントリバッファ１３は、エラーフラグＥＦＬＧ、カウント領域ＣＮＴおよび命令情報領域ＩＮＳＴを保持する複数のエントリＥＮＴを有する。エラーフラグＥＦＬＧは、エラー情報の一例である。以下では、カウント領域ＣＮＴに格納される値をカウント値ＣＮＴとも称し、命令情報領域ＩＮＳＴに格納される情報を命令情報ＩＮＳＴまたは命令とも称する。

コミット制御部１２は、完了信号ＣＭＰＬを受信した場合、完了信号ＣＭＰＬに対応する命令を示す命令情報ＩＮＳＴをエントリＥＮＴのいずれかに格納する。また、コミット制御部１２は、命令情報ＩＮＳＴを格納したエントリＥＮＴのカウント領域ＣＮＴを"０"にリセットする。以下では、カウント領域ＣＮＴが保持する値をカウント値ＣＮＴとも称する。コミット制御部１２は、"０"にリセットしたカウント値ＣＮＴを、パイプラインＰＬの１サイクルが経過する毎に更新（例えば、インクリメント）する。なお、コミット制御部１２は、リザベーションステーション１１が演算制御部２０に投入した命令の投入順を把握しており、完了信号ＣＭＰＬに対応する命令（演算の実行が完了した命令）を識別できる。以下では、命令を示す情報を命令情報ＩＮＳＴとも称する。

コミット制御部１２は、演算器２３から完了信号ＣＭＰＬとともにエラー信号ＲＥＵを受信した場合、完了信号ＣＭＰＬにより演算の実行が完了した命令にエラーが発生したと判定する。この場合、コミット制御部１２は、エラーが発生した命令を示す命令情報ＩＮＳＴを格納したエントリＥＮＴのエラーフラグＥＦＬＧを、例えば"１"にセットする。

コミット制御部１２は、エラー信号ＲＥＵＴ（またはＲＥＵＴ２）を受信した場合、エントリ判定テーブル１４を参照し、エラー信号ＲＥＵＴ（またはＲＥＵＴ２）に対応するカウント値ＣＮＴを読み出す。コミット制御部１２は、読み出したカウント値ＣＮＴを保持するエントリＥＮＴのエラーフラグＥＦＬＧをセットする。そして、コミット制御部１２は、エラーフラグＥＦＬＧをセットしたエントリＥＮＴが保持する命令情報ＩＮＳＴを、エラーが発生した命令と判定する。エラーが発生した命令を、エントリ判定テーブル１４を使用して判定する方法は、図３で説明する。

なお、コミット制御部１２は、エントリ判定テーブル１４から読み出したカウント値ＣＮＴを保持するエントリＥＮＴがエントリバッファ１３に存在しない場合、リトライ不可能なエラー（ノンリトライエラー）が演算器２３で発生したことを検出する。この場合、コミット制御部１２は、ＣＰＵ１００を管理する管理装置にエラーＥＲＲを通知する。

図３は、図１のパイプラインＰＬの実行サイクルの一例を示す。パイプラインＰＬは、実行順にバッファサイクルＢ、所定数の実行サイクルＸ（Ｘ１、Ｘ２、...）、および複数のアップデートサイクルＵ、ＵＴ、ＵＴ２、...を有する。各サイクルＢ、Ｘ、Ｕ、ＵＴ、ＵＴ２、...は、１クロックサイクルで完了する。

Ｂサイクルでは、レジスタファイル２２からパイプラインＰＬにオペランドが読み出される。Ｘ（Ｘ１、Ｘ２、...）サイクルでは、演算器２３により演算が実行される。Ｘサイクルの数は、演算器２３の種類および命令の種類に応じて異なり、複雑な演算を実行する命令ほど、Ｘサイクルの数が多い。

Ｕサイクルは、演算器２３による演算の完了を示し、完了信号ＣＭＰＬが出力され、演算器２３による演算結果ＲＳＬＴがリオーダバッファ２４に出力される。演算器２３は、Ｕサイクルが完了するまでにエラーを検出した場合、Ｕサイクルでエラー信号ＲＥＵを出力し、リトライ可能なエラーの発生を命令制御部１０に通知する。このため、演算器２３は、例えば、Ｘサイクル（Ｘ１またはＸ２等）で検出したエラーをＵサイクルまで保持する。

上述したように、コミット制御部１２は、リザベーションステーション１１が演算制御部２０に投入した命令の投入順を把握しており、完了信号ＣＭＰＬに対応する命令を識別可能である。このため、コミット制御部１２は、完了信号ＣＭＰＬとともにエラー信号ＲＥＵを受信した場合、エントリバッファ１３において、完了信号ＣＭＰＬに対応する命令情報ＩＮＳＴを格納するエントリＥＮＴのエラーフラグＥＦＬＧをセットする。このとき、コミット制御部１２は、エントリ判定テーブル１４を参照しない。

ＵＴサイクルは、命令制御部１０による各命令の最速のコミットタイミングである。例えば、他の命令との間で依存性がない命令は、ＵＴサイクルでコミットされる。演算器２３は、ＵＴサイクルでエラーを検出した場合、エラー信号ＲＥＵＴを出力することで、リトライ可能なエラーの発生を命令制御部１０に通知する。

コミット制御部１２は、演算器２３からエラー信号ＲＥＵＴを受信した場合、エントリ判定テーブル１４を参照し、エラー信号ＲＥＵＴに対応してエントリ判定テーブル１４が保持するカウント値ＣＮＴ（＝"１"）を読み出す。そして、コミット制御部１２は、エントリバッファ１３において、カウント値ＣＮＴが"１"のエントリＥＮＴのエラーフラグＥＦＬＧをセットする。

エントリバッファ１３のカウント値ＣＮＴは、Ｕサイクルで"０"のカウント値ＣＮＴに設定され、その後、サイクルが進む毎に"１"ずつインクリメントされる。このため、コミット制御部１２は、エラー信号ＲＥＵＴを受信したサイクルにおいて、カウント値ＣＮＴが"１"のエントリＥＮＴに保持された命令情報ＩＮＳＴが、エラーを発生させた命令を示すと判定することができる。すなわち、コミット制御部１２は、エラー信号ＲＥＵＴを受信した場合、エントリ判定テーブル１４を参照してエントリバッファ１３を検索することで、エラーを発生させた命令を保持するエントリにエラーフラグＥＦＬＧをセットすることができる。

ＵＴ２サイクル以降は、各命令のコミットタイミングが遅れる毎に追加される。コミットタイミングの遅れは、プログラム（命令列）の記述順が遅い命令が、アウトオブオーダ実行により、記述順が早い命令より先に実行され、コミットを待たされることで発生する。演算器２３は、ＵＴ２サイクルでエラーを検出した場合、エラー信号ＲＥＵＴ２を出力することで、エラーの発生を命令制御部１０に通知する。

コミット制御部１２は、演算器２３からエラー信号ＲＥＵＴ２を受信した場合、エントリ判定テーブル１４を参照し、エラー信号ＲＥＵＴ２に対応してエントリ判定テーブル１４が保持するカウント値ＣＮＴ（＝"２"）を読み出す。そして、コミット制御部１２は、エントリバッファ１３において、カウント値ＣＮＴが"２"のエントリＥＮＴのエラーフラグＥＦＬＧをセットする。

上述したように、エントリバッファ１３のカウント値ＣＮＴは、Ｕサイクルで"０"に設定された後、サイクルが進む毎に"１"ずつインクリメントされる。このため、コミット制御部１２は、エラー信号ＲＥＵＴ２を受信したサイクルにおいて、カウント値ＣＮＴが"２"のエントリＥＮＴに保持された命令情報ＩＮＳＴが、エラーを発生させた命令を示すと判定することができる。すなわち、コミット制御部１２は、エラー信号ＲＥＵＴ２を受信した場合、エントリ判定テーブル１４を参照してエントリバッファ１３を検索することで、エラーを発生させた命令を保持するエントリにエラーフラグＥＦＬＧをセットすることができる。

エラー信号ＲＥＵＴ２に応じてエラーフラグＥＦＬＧがセットされたエントリＥＮＴに対応する命令は、コミットされていないため、リトライが可能である。一方、エラー信号ＲＥＵＴ２が出力されたとき、カウント値ＣＮＴ＝"２"を保持するエントリＥＮＴが存在しない場合、エラー信号ＲＥＵＴ２を発生させた命令はコミット済みである。この場合、コミット制御部１２は、エラー信号ＲＥＵＴ２の受信に基づいて、リトライ不可能なエラー（ノンリトライエラー）が発生したことを検出し、エラーＥＲＲを出力する。

なお、この実施形態の演算器２３は、ＵＴ２サイクルより後のサイクル（例えば、ＵＴ３サイクル）でエラーを検出しない（そのように設計されている）。このため、図１に示すように、演算器２３から命令制御部１０にエラー信号ＲＥＵ、ＲＥＵＴ、ＲＥＵＴ２を伝達する信号線が配線され、ＵＴ３以降で発生したエラーを通知する信号線は配線されない。逆に、演算器２３がＵＴ３サイクルでもエラーを検出する場合、演算器２３から命令制御部１０に図示しないエラー信号ＲＥＵＴ３を伝達する信号線が追加される。

図４は、図１のＣＰＵ１００の動作の一例をエントリバッファ１３の状態遷移として示す。図４では、命令Ａ、Ｂ、Ｃ、Ｄが順次デコードされ、リザベーションステーション１１は、データの依存性を考慮して命令Ｄ、Ｃ、Ｂ、Ａを演算制御部２０に順次投入する。

その後、図４（ａ）において、コミット制御部１２は、命令Ｄの完了信号ＣＭＰＬ（Ｕサイクル）に基づいて命令Ｄと"０"のカウント値ＣＮＴをエントリＥＮＴのいずれかに格納する。

次に、図４（ｂ）において、コミット制御部１２は、命令Ｃの完了信号ＣＭＰＬ（Ｕサイクル）に基づいて命令Ｃと"０"のカウント値ＣＮＴをエントリＥＮＴのいずれかに格納する。また、コミット制御部１２は、命令Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをインクリメントする。コミット制御部１２は、命令ＤがコミットサイクルであるＵＴサイクルになったが、プログラムの記述順が先の命令Ａ、Ｂ、Ｃがコミットされていないため、命令Ｄのコミットを抑止する。

次に、図４（ｃ）において、コミット制御部１２は、命令Ｂの完了信号ＣＭＰＬに基づいて命令Ｂと"０"のカウント値ＣＮＴをエントリＥＮＴのいずれかに格納する。また、コミット制御部１２は、命令Ｃ、Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをそれぞれインクリメントし、"１"と"２"に設定する。コミット制御部１２は、記述順が先の命令Ａ、Ｂがコミットされていないため、命令Ｃ、Ｄのコミットを抑止する。

次に、図４（ｄ）において、コミット制御部１２は、命令Ａの完了信号ＣＭＰＬに基づいて命令Ａと"０"のカウント値ＣＮＴをエントリＥＮＴのいずれかに格納する。コミット制御部１２は、命令Ｂ、Ｃ、Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをそれぞれインクリメントする。コミット制御部１２は、記述順が先の命令Ａがコミットされていないため、命令Ｂ、Ｃ、Ｄのコミットを抑止する。

また、コミット制御部１２は、ＵＴサイクルでのエラーの発生を示すエラー信号ＲＥＵＴと、ＵＴ２サイクルでのエラーの発生を示すエラー信号ＲＥＵＴ２とを受信する。コミット制御部１２は、エントリ判定テーブル１４のエラー信号ＲＥＵＴを保持するエントリを参照し、カウント値ＣＮＴが"１"である命令Ｂを保持するエントリＥＮＴのエラーフラグＥＦＬＧを"１"にセットする。また、コミット制御部１２は、エントリ判定テーブル１４のエラー信号ＲＥＵＴ２を保持するエントリを参照し、カウント値ＣＮＴが"２"である命令Ｃを保持するエントリＥＮＴのエラーフラグＥＦＬＧを"１"にセットする。このように、コミット制御部１２は、エラー信号ＲＥＵＴ（またはＲＥＵＴ２）を受信した場合、エントリ判定テーブル１４を参照することにより、エラーが発生した命令を検出し、エラーフラグＥＦＬＧをセットすることができる。

コミット制御部１２は、プログラムの記述順が一番早い命令Ａの実行が正常に終了したたため、命令ＡをＵＴサイクルでコミットする。これにより、命令Ａの演算結果ＲＳＬＴは、リオーダバッファ２４からレジスタファイル２２に転送される。一方、コミット制御部１２は、ＵＴサイクルでエラーが発生した命令ＢおよびＵＴ２サイクルでエラーが発生した命令Ｃをコミットしていないため、リトライ可能であると判定する。また、コミット制御部１２は、コミットされずにＵＴ３サイクルにいる命令Ｄをリトライ可能であると判定する。

そして、コミット制御部１２は、命令Ｂ、Ｃ、Ｄのリトライを決定し、リザベーションステーション１１に命令Ｂ、Ｃ、Ｄの再発行を依頼する。また、コミット制御部１２は、リトライする命令Ｂ、Ｃ、Ｄの情報をエントリバッファ１３から削除（フラッシュ）する。リザベーションステーション１１は、命令Ｄ、Ｃ、Ｂをこの順で演算制御部２０に発行し、演算器２３に命令Ｄ、Ｃ、Ｂのリトライを実行させる。

図４（ｅ）、（ｆ）、（ｇ）において、コミット制御部１２は、図４（ａ）、（ｂ）、（ｃ）と同様に、命令Ｄ、Ｃ、Ｂの完了信号ＣＭＰＬを受信する毎に、命令情報およびカウント値ＣＮＴをエントリバッファ１３に格納する。コミット制御部１２は、命令Ｄ、Ｃ、Ｂの実行によりエラー信号ＲＥＵ、ＲＥＵＴ、ＲＥＵＴ２を受信しない。このため、コミット制御部１２は、命令ＢがＵＴサイクルになったときに命令Ｂをコミットし、その後、命令Ｃ、Ｄを順次コミットする。すなわち、命令Ｃは、ＵＴ２サイクルでコミットされ、命令Ｄは、ＵＴ３サイクルでコミットされる。そして、図４に示す動作が完了する。

なお、同じ命令で所定回数（例えば、３回連続）のエラーが発生した場合、コミット制御部１２は、コミット前の命令であってもリトライ不可能なエラーの発生（ハードウェアの故障等）を検出し、管理装置にエラーＥＲＲ（ノンリトライエラー）を通知する。

例えば、従来は、データの依存性によりコミットを待たされている命令ＣのＵＴ２サイクルでエラー信号を受信した場合、命令Ｃでリトライ不可能なエラーが発生したとして、ＣＰＵ１００を管理する管理装置にエラーＥＲＲ（ノンリトライエラー）が通知されていた。しかしながら、データの依存性によりコミットを待たされている命令ＣのＵＴ２サイクルでのエラーは、リトライ可能なエラー（疑似的なノンリトライエラー）である。この実施形態では、従来、リトライ不可能と判定されていた疑似的なノンリトライエラーが発生した命令をリトライすることができる。この結果、ＣＰＵ１００を含むシステムＳＹＳの信頼性を向上することができ、処理性能を向上することができる。

また、例えば、命令Ｂ、Ｃの間でデータの依存性がなく、命令Ｃの記述順が命令Ｂより早い場合、図４（ｃ）で命令Ｃはコミットされ、エントリバッファ１３から情報が消去される。その後、命令Ｃのエラー信号ＲＥＵＴ２が出力された場合、エラー信号ＲＥＵＴ２に対応してエントリ判定テーブル１４が保持するカウント値ＣＮＴ＝"２"は、エントリバッファ１３のエントリＥＮＴのいずれにも保持されていない。この場合、コミット制御部１２は、コミット済みの命令Ｃのリトライを実行できないため、命令Ｃの実行によりリトライ不可能なエラー（ノンリトライエラー）が発生したと判定し、管理装置にエラーＥＲＲを通知する。

このように、エントリ判定テーブル１４のカウント値ＣＮＴと一致するカウント値ＣＮＴがエントリバッファ１３に存在するか否かを判定することで、リトライ可能なエラーとリトライ不可能なエラーとを区別することができる。したがって、リトライ可能な命令がリトライ不可能と判定される疑似的なノンリトライエラーの発生を抑止しつつ、ノンリトライエラーの発生を簡易な手法で検出することができる。この結果、ＣＰＵ１００を含むシステムＳＹＳの信頼性を向上することができ、処理性能を向上することができる。

以上、この実施形態では、命令の実行が完了してからのサイクル数を示すカウント値ＣＮＴを命令毎に計数する。これにより、カウント値ＣＮＴとエラー信号ＲＥＵ、ＲＥＵＴ、ＲＥＵＴ２により示されるエラーの検出サイクルとが一致した命令を、リトライ可能と判定することができる。そして、リトライ可能と判定した命令を除いてコミット可能な命令をコミットし、コミットしない命令のリトライを決定することで、例えば、ＵＴ２サイクルで発生したリトライ可能なエラーが、ノンリトライエラーと検出されることを抑止することができる。

コミット制御部１２は、エラーが検出された検出サイクルと同じカウント値ＣＮＴがエントリバッファ１３のエントリＥＮＴのいずれにも存在しない場合、エラーが発生した命令をリトライ不可能なエラー（ノンリトライエラー）と判定することができる。すなわち、検出サイクルとカウント値ＣＮＴとが一致するエントリＥＮＴがあるか否かを判定することで、エラー信号ＲＥＵＴ２がリトライ可能なエラーまたはリトライ不可能なエラーのいずれを示すかを区別することができる。

したがって、リトライ可能な命令がリトライ不可能と判定される疑似的なノンリトライエラーの発生を抑止しつつ、ノンリトライエラーの発生を簡易な手法で検出することができる。この結果、ＣＰＵ１００を含むシステムＳＹＳの信頼性を向上することができ、処理性能を向上することができる。

エントリバッファ１３にカウント値ＣＮＴおよびエラーフラグＥＦＬＧを命令毎に保持することで、エラー信号ＲＥＵ、ＲＥＵＴ、ＲＥＵＴ２の受信時に、リトライ可能な命令を個別に判定することができる。また、エントリバッファ１３によりコミットする命令とリトライする命令とを容易に区別することができる。エントリ判定テーブル１４を使用してエントリバッファ１３を検索することで、エラー信号を伝達したエラー信号線（ＲＥＵＴ等）に基づいてエラーが発生した命令を検出することができ、エントリバッファ１３にエラーフラグＥＦＬＧをセットすることができる。

図５は、別の実施形態における半導体装置の一例を示す。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図５に示す半導体装置１００Ａは、例えば、ＣＰＵ等のプロセッサであり、図示しないメインメモリ等のメモリとともにシステムに搭載される。以下では、半導体装置１００ＡをＣＰＵ１００Ａとも称する。ＣＰＵ１００Ａは、命令制御部１０Ａおよび演算制御部２０Ａを有する。なお、ＣＰＵ１００Ａは、図１に示したＣＰＵ１００と同様に、メモリに接続されるキャッシュ３１を含むキャッシュ制御部３０を有してもよい。

命令制御部１０Ａは、リザベーションステーション１１、コミット制御部１２Ａおよびエントリ判定テーブル１４Ａを有する。エントリ判定テーブル１４Ａの例は、図６に示す。演算制御部２０Ａは、実行制御部２１Ａ、レジスタファイル２２Ａ、複数のパイプラインＰＬ（ＰＬａ、ＰＬｂ）およびリオーダバッファ２４Ａを有する。

パイプラインＰＬａ、ＰＬｂは、例えば、互いに同じ構成を有し、複数のオペランドレジスタＯＰ（ＯＰ１～ＯＰ３）および演算器２３（２３Ａ、２３Ｂ）を有する。パイプラインＰＬａ、ＰＬｂは、命令を並列に実行可能である。各パイプラインＰＬは、複数の演算器２３を有してもよく、複数種の演算器２３を有してもよく、オペランドレジスタＯＰの数は３つに限定されない。各パイプラインＰＬの実行サイクルは、図３と同様である。なお、パイプラインＰＬの数は、３以上でもよい。

コミット制御部１２Ａは、演算制御部２０Ａによる実行が終了した命令を示す情報を保持する複数のエントリを含むエントリバッファ１３Ａを有する。エントリバッファ１３Ａの例は、図７に示す。コミット制御部１２Ａは、図１のコミット制御部１２と同様の機能を有する。但し、コミット制御部１２Ａは、パイプラインＰＬａ、ＰＬｂ毎の完了信号ＣＭＰＬａ、ＣＭＰＬｂとエラー信号ＲＥＵa、ＲＥＵｂ、ＲＥＵＴａ、ＲＥＵＴｂ、ＲＥＵＴ２ａ、ＲＥＵＴ２ｂとに基づいて命令のコミットを制御する。

コミット制御部１２Ａは、演算器２３Ａからエラー信号ＲＥＵＴａ、ＲＥＵＴ２ａのいずれかを受信した場合、エントリ判定テーブル１４Ａを参照して演算器２３Ａでエラーを発生させた命令を検出する。コミット制御部１２Ａは、演算器２３Ｂからエラー信号ＲＥＵＴｂ、ＲＥＵＴ２ｂのいずれかを受信した場合、エントリ判定テーブル１４Ａを参照して演算器２３Ｂでエラーを発生させた命令を検出する。

実行制御部２１Ａは、リザベーションステーション１１から供給される命令を演算器２３Ａ、２３Ｂの少なくともいずれかに投入することを除き、図１の実行制御部２１と同様の機能を有する。すなわち、実行制御部２１Ａは、命令毎に投入するパイプラインＰＬａ、ＰＬｂを決定するとともに、レジスタファイル２２Ａにおいて演算に使用するレジスタを決定する。レジスタファイル２２Ａは、パイプラインＰＬａ、ＰＬｂのそれぞれにオペランドを出力することを除き、図１のレジスタファイル２２と同様の構成を有する。

演算器２３Ａ、２３Ｂは、図１の演算器２３と同じ演算機能を有し、演算部の一例である。演算器２３Ａは、演算の完了に基づいて、Ｕサイクルで完了信号ＣＭＰＬａを命令制御部１０Ａに出力し、演算結果ＲＳＬＴａをリオーダバッファ２４Ａに格納する。また、演算器２３Ａは、Ｕサイクルが完了するまでにエラーを検出した場合、Ｕサイクルでエラー信号ＲＥＵａを命令制御部１０Ａに出力する。演算器２３Ａは、ＵＴサイクルでエラーを検出した場合、エラー信号ＲＥＵＴａを命令制御部１０Ａに出力する。演算器２３Ａは、ＵＴ２サイクルでエラーを検出した場合、エラー信号ＲＥＵＴ２ａを命令制御部１０Ａに出力する。

演算器２３Ｂは、演算の完了に基づいて、Ｕサイクルで完了信号ＣＭＰＬｂを命令制御部１０Ａに出力し、演算結果ＲＳＬＴｂをリオーダバッファ２４Ａに格納する。また、演算器２３Ｂは、Ｕサイクルが完了するまでにエラーを検出した場合、Ｕサイクルでエラー信号ＲＥＵｂを命令制御部１０Ａに出力する。演算器２３Ｂは、ＵＴサイクルでエラーを検出した場合、エラー信号ＲＥＵＴｂを命令制御部１０Ａに出力する。演算器２３Ｂは、ＵＴ２サイクルでエラーを検出した場合、エラー信号ＲＥＵＴ２ｂを命令制御部１０Ａに出力する。

リオーダバッファ２４Ａは、演算器２３Ａ、２３Ｂから演算結果ＲＳＬＴａ、ＲＳＬＴｂをそれぞれ受信することを除き、図１のリオーダバッファ２４と同様の機能を有する。例えば、リオーダバッファ２４Ａは、コミット制御部１２Ａからのライトイネーブル信号ＷＥに基づいて、コミット対象の演算結果ＲＳＬＴをレジスタファイル２２Ａに格納する。

図６は、図５のエントリ判定テーブル１４Ａの一例を示す。図１のエントリ判定テーブル１４と同様の要素については、詳細な説明は省略する。エントリ判定テーブル１４Ａは、エラー信号名ＲＥＵＴａ、ＲＥＵＴｂ、ＲＥＵＴ２ａ、ＲＥＵＴ２ｂ毎に、"０"または"１"のパイプ情報ＰＩＮＦと、"１"または"２"のカウント値ＣＮＴとをそれぞれ保持するエントリを有する。エントリ判定テーブル１４Ａが保持するパイプ情報ＰＩＮＦおよびカウント値ＣＮＴは、固定値であり、エントリバッファ１３Ａに格納されるパイプ情報ＰＩＮＦおよびカウント値ＣＮＴに対応する。

図６に示すように、エントリ判定テーブル１４Ａは、エラー信号名に対応してパイプ情報ＰＩＮＦとカウント値ＣＮＴとを保持するエントリを含む。このため、パイプラインＰＬの数の増減、または、エラー信号線の数の増減に対応して、エントリの数を増減することで、エントリ判定テーブル１４を容易に変更することができる。この際、エントリバッファ１３の変更は不要である。

図７は、図５のエントリバッファ１３Ａの一例を示す。エントリバッファ１３Ａは、保持部の一例である。エントリバッファ１３Ａは、各エントリＥＮＴがパイプ情報ＰＩＮＦを保持するパイプ情報領域ＰＩＮＦを有することを除き、図２のエントリバッファ１３と同様である。すなわち、エントリバッファ１３Ａは、エラーフラグＥＦＬＧ、パイプ情報領域ＰＩＮＦ、カウント領域ＣＮＴおよび命令情報領域ＩＮＳＴを保持する複数のエントリＥＮＴを有する。パイプ情報ＰＩＮＦは、演算がパイプラインＰＬａ、ＰＬｂのいずれで実行されたかを識別する情報であり、例えば、"０"がパイプラインＰＬａを示し、"１"がパイプラインＰＬｂを示す。

コミット制御部１２Ａは、完了信号ＣＭＰＬａ（またはＣＭＰＬｂ）を受信した場合、完了信号ＣＭＰＬａ（またはＣＭＰＬｂ）に対応する命令を示す命令情報ＩＮＳＴをエントリＥＮＴのいずれかに格納する。また、コミット制御部１２Ａは、命令情報ＩＮＳＴを格納したエントリＥＮＴのカウント領域ＣＮＴを"０"にリセットする。さらに、コミット制御部１２Ａは、受信した完了信号ＣＭＰＬａ（またはＣＭＰＬｂ）に基づいて、命令を実行したパイプラインＰＬを示すパイプ情報ＰＩＮＦを、命令情報ＩＮＳＴを格納したエントリＥＮＴに格納する。

コミット制御部１２Ａは、演算器２３Ａから完了信号ＣＭＰＬａとともにエラー信号ＲＥＵａを受信した場合、パイプラインＰＬａにより演算の実行が完了した命令にエラーが発生したと判定する。コミット制御部１２Ａは、演算器２３Ｂから完了信号ＣＭＰＬｂとともにエラー信号ＲＥＵｂを受信した場合、パイプラインＰＬｂにより演算の実行が完了した命令にエラーが発生したと判定する。そして、コミット制御部１２Ａは、エラーが発生した命令を示す命令情報ＩＮＳＴを保持するエントリＥＮＴのエラーフラグＥＦＬＧをセットする。

コミット制御部１２Ａは、エラー信号ＲＥＵＴａ（またはＲＥＵＴ２ａ）を受信した場合、エントリ判定テーブル１４Ａを参照し、エラー信号ＲＥＵＴａ（またはＲＥＵＴ２ａ）に対応するパイプ情報ＰＩＮＦとカウント値ＣＮＴとを読み出す。また、コミット制御部１２Ａは、エラー信号ＲＥＵＴｂ（またはＲＥＵＴ２ｂ）を受信した場合、エントリ判定テーブル１４Ａを参照し、エラー信号ＲＥＵＴｂ（またはＲＥＵＴ２ｂ）に対応するパイプ情報ＰＩＮＦとカウント値ＣＮＴとを読み出す。

そして、コミット制御部１２は、読み出したパイプ情報ＰＩＮＦとカウント値ＣＮＴとを保持するエントリＥＮＴのエラーフラグＥＦＬＧをセットする。コミット制御部１２は、エラーフラグＥＦＬＧをセットしたエントリＥＮＴが保持する命令情報ＩＮＳＴが示す命令を、エラーが発生した命令と判定する。

なお、コミット制御部１２Ａは、エントリ判定テーブル１４Ａから読み出したパイプ情報ＰＩＮＦおよびカウント値ＣＮＴの両方を保持するエントリＥＮＴがエントリバッファ１３に存在しない場合、リトライ不可能なエラーの発生を検出する。パイプラインＰＬａ、ＰＬｂのいずれでリトライ不可能なエラーが発生したかは、パイプ情報ＰＩＮＦにより判定される。コミット制御部１２は、リトライ不可能なエラーの発生を検出した場合、ＣＰＵ１００を管理する管理装置にエラーＥＲＲを通知する。

図８は、図５のＣＰＵ１００Ａの動作の一例をエントリバッファ１３Ａの状態遷移として示す。図４と同様の動作については、詳細な説明を省略する。図８では、命令Ａ、Ｂ、Ｃ、Ｄが順次デコードされ、リザベーションステーション１１は、データの依存性を考慮して命令Ｃ、ＤをパイプラインＰＬａ、ＰＬｂにそれぞれ投入した後、命令Ａ、ＢをパイプラインＰＬａ、ＰＬｂにそれぞれ投入する。図８は、命令Ａ～Ｄの実行時にエラーが発生しない例を示し、命令Ａ、ＢのＵサイクルからのエントリバッファ１３Ａの状態を示す。

図８（ａ）において、コミット制御部１２Ａは、命令Ａの完了信号ＣＭＰＬ（Ｕサイクル）に基づいて命令Ａと"０"のカウント値ＣＮＴとパイプラインＰＬａでの実行を示す"０"のパイプ情報ＰＩＮＦとをエントリＥＮＴのいずれかに格納する。また、コミット制御部１２Ａは、命令Ｂの完了信号ＣＭＰＬ（Ｕサイクル）に基づいて命令Ｂと"０"のカウント値ＣＮＴとパイプラインＰＬｂでの実行を示す"１"のパイプ情報ＰＩＮＦとをエントリＥＮＴのいずれかに格納する。

さらに、コミット制御部１２Ａは、命令Ｃ、Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをそれぞれインクリメントし、"１"に設定する。なお、命令Ｃ、Ｄを保持するエントリＥＮＴは、パイプラインＰＬａでの実行を示す"０"のパイプ情報ＰＩＮＦと、パイプラインＰＬｂでの実行を示す"１"のパイプ情報ＰＩＮＦとをそれぞれ保持している。

次に、図８（ｂ）において、コミット制御部１２Ａは、命令Ａ、Ｂを保持するエントリＥＮＴのカウント値ＣＮＴをインクリメントする。そして、コミット制御部１２Ａは、ＵＴサイクルの命令Ａ、Ｂのうち、プログラムの記述順が早い命令Ａをコミットする。また、コミット制御部１２Ａは、命令Ｃ、Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをインクリメントする。この後、命令Ａを保持するエントリＥＮＴに格納された情報は、命令Ａのコミットにより消去される。

次に、図８（ｃ）において、コミット制御部１２Ａは、命令Ｂ、Ｃ、Ｄを保持するエントリＥＮＴのカウント値ＣＮＴをインクリメントする。そして、コミット制御部１２Ａは、命令Ｂ、Ｃ、Ｄのうち、プログラムの記述順が早い命令Ｂをコミットする。この後、命令Ｂを保持するエントリＥＮＴに格納された情報は、命令Ｂのコミットにより消去される。

図８（ｄ）、（ｅ）においても、図８（ｃ）と同様に、コミット制御部１２Ａは、有効な各エントリＥＮＴのカウント値ＣＮＴをインクリメントし、プログラムの記述順が早い命令Ｃ、Ｄを順次コミットする。そして、命令Ａ～Ｄの実行が完了する。

図９は、図５のＣＰＵ１００Ａの動作の別の例をエントリバッファ１３Ａの状態遷移として示す。図８と同様の動作については、詳細な説明を省略する。図９（ａ）の状態は、図８（ａ）の状態と同じである。

図９（ｂ）の状態は、命令ＣのＵＴ２サイクルおいて、エラーが発生することを除き、図８（ｂ）の状態と同様である。コミット制御部１２Ａは、図９（ｂ）において、パイプラインＰＬａでのＵＴ２サイクルでのエラーの発生を示すエラー信号ＲＥＵＴ２ａを受信する。コミット制御部１２Ａは、エントリ判定テーブル１４Ａのエラー信号ＲＥＵＴ２ａを保持するエントリを参照し、パイプ情報ＰＩＮＦが"０"でカウント値ＣＮＴが"２"である命令Ｃを保持するエントリＥＮＴのエラーフラグＥＦＬＧを"１"にセットする。なお、図８（ｂ）と同様に、ＵＴサイクルの命令Ａ、Ｂのうち、プログラムの記述順が早い命令Ａはコミットされる。

図９（ｃ）の状態は、命令Ｃを保持するエントリＥＮＴのエラーフラグＥＦＬＧがセットされていることを除き、図８（ｃ）の状態と同様である。ＵＴ２サイクルの命令Ｂは、エラーが発生しておらず、命令Ｂより記述順が早い命令を保持するエントリがないため、コミットされる。図９（ｄ）において、コミット制御部１２Ａは、記述順が早い命令Ｃを保持するエントリＥＮＴにエラーフラグＥＦＬＧが立っているため、命令Ｃと、命令Ｃより記述順が遅い命令Ｄのリトライを決定する。

なお、図９（ｂ）において、命令Ｃ、ＤのエラーフラグＥＦＬＧがセットされた場合も、図９（ｄ）において、命令Ｃ、Ｄのリトライが決定される。また、図９（ｂ）において、命令ＤのエラーフラグＥＦＬＧのみがセットされた場合、図９（ｄ）において、命令Ｃがコミットされ、その後、命令Ｄのリトライが決定される。なお、従来では、ＵＴ２サイクルでエラーが発生した場合、リトライの可否が判定されることなく、管理装置にエラーＥＲＲ（ノンリトライエラー）が通知されていた。

図１０は、図５のＣＰＵ１００Ａの動作のさらなる別の例をエントリバッファ１３Ａの状態遷移として示す。図８および図９と同様の動作については、詳細な説明を省略する。図１０（ａ）の状態は、図８（ａ）の状態と同じである。

図１０（ｂ）の状態は、命令ＢのＵＴサイクルおいて、エラーが発生することを除き、図９（ｂ）の状態と同様である。コミット制御部１２Ａは、図１０（ｂ）において、パイプラインＰＬｂでのＵＴサイクルでのエラーの発生を示すエラー信号ＲＥＵＴｂと、パイプラインＰＬａでのＵＴ２サイクルでのエラーの発生を示すエラー信号ＲＥＵＴ２ａとを受信する。コミット制御部１２Ａは、エントリ判定テーブル１４Ａのエラー信号ＲＥＵＴｂを保持するエントリを参照し、パイプ情報ＰＩＮＦが"１"でカウント値ＣＮＴが"１"である命令Ｂを保持するエントリＥＮＴのエラーフラグＥＦＬＧを"１"にセットする。命令Ｃを保持するエントリＥＮＴのエラーフラグＥＦＬＧが"１"にセットされる点は、図９（ｂ）と同じである。

図１０（ｃ）において、コミット制御部１２Ａは、記述順が早い命令Ｂを保持するエントリＥＮＴにエラーフラグＥＦＬＧが立っているため、命令Ｂと、命令Ｂより記述順が遅い命令Ｃ、Ｄのリトライを決定する。なお、図１０（ｂ）において、命令Ｃ、ＤのエラーフラグＥＦＬＧのいずれかがセットされた場合も、図１０（ｃ）において、命令Ｂ、Ｃ、Ｄのリトライが決定される。

従来では、ＵＴサイクルで命令Ｂのエラーが発生した場合、同じＵＴサイクルの命令Ａのコミットが抑止され、命令Ａ～Ｄがリトライされる。この場合、リトライする命令数が増えるため、命令の処理効率が低下する。換言すれば、ＣＰＵ１００Ａは、図１０に示す動作により、命令の処理効率の低下を抑制することができる。

図１１は、図５のＣＰＵ１００Ａの動作の別の例をエントリバッファ１３Ａの状態遷移として示す。図１０と同様の動作については、詳細な説明を省略する。図１１に示すエントリバッファ１３Ａの状態遷移は、図１０の状態遷移と同じである。但し、図１１（ｃ）において、図１１（ｂ）でコミットした命令ＡのＵＴ２サイクルでのエラーが発生する。

具体的には、コミット制御部１２Ａは、図１１（ｃ）において、パイプラインＰＬａでのＵＴ２サイクルでのエラーの発生を示すエラー信号ＲＥＵＴ２ａを受信する。コミット制御部１２Ａは、エントリ判定テーブル１４Ａのエラー信号ＲＥＵＴ２ａを保持するエントリを参照し、パイプ情報ＰＩＮＦが"０"でカウント値ＣＮＴが"２"であるエントリＥＮＴを検索する。

コミット制御部１２Ａは、検索対象のエントリＥＮＴが存在しないため、リトライ不可能なエラー（ノンリトライエラー）の発生を検出し、管理装置にエラーＥＲＲを通知する。このように、コミット制御部１２Ａは、エラー信号ＲＥＵＴ２ａ（またはＲＥＵＴ２ｂ）を受信した場合、エントリバッファ１３Ａに保持された情報に基づいて、リトライ可能なエラーが発生したのか、リトライ不可能なエラーが発生したのかを判別することできる。そして、コミット制御部１２Ａは、判別結果に応じた処理を実行することができる。

図１２は、図５のＣＰＵ１００Ａの動作の別の例をエントリバッファ１３Ａの状態遷移として示す。図８と同様の動作については、詳細な説明を省略する。図１２（ａ）の状態は、図８（ａ）の状態と同じである。

図１２（ｂ）の状態は、命令ＡのＵＴサイクルおいて、エラーが発生することを除き、図８（ｂ）の状態と同様である。図１２（ｂ）において、コミット制御部１２Ａは、パイプラインＰＬａのＵＴサイクルでのエラーの発生を示すエラー信号ＲＥＵＴａを受信する。コミット制御部１２Ａは、エントリ判定テーブル１４Ａのエラー信号ＲＥＵＴａを保持するエントリを参照し、パイプ情報ＰＩＮＦが"０"でカウント値ＣＮＴが"１"である命令Ａを保持するエントリＥＮＴのエラーフラグＥＦＬＧを"１"にセットする。この場合、コミット制御部１２Ａは、命令Ａ～Ｄのリトライを決定する。

図１３および図１４は、図５のＣＰＵ１００Ａのサイクル毎の動作の一例を示す。図１３および図１４に示すフローは、命令毎に実行される。

まず、Ｂサイクルでは、ステップＳ１０が実行される。ステップＳ１０において、リザベーションステーション１１は、命令をアウトオブオーダで発行し、実行制御部２１Ａは、レジスタファイル２２Ａから演算に使用するデータを読み出してパイプラインＰＬａ（またはＰＬｂ）に供給する。次に、Ｘ１サイクルおよびそれ以降の実行サイクルＸでは、ステップＳ１２が実行される。ステップＳ１２において、演算器２３Ａ（または２３Ｂ）は、レジスタファイル２２Ａから読み出されたデータを演算することで命令を実行する。

次に、Ｕサイクルでは、ステップＳ１４が実行される。ステップＳ１４において、演算器２３Ａ（または２４Ｂ）は、演算結果ＲＳＬＴをリオーダバッファ２４Ａに出力し、完了信号ＣＭＰＬａ（またはＣＭＰＬｂ）をコミット制御部１２Ａに出力する。コミット制御部１２Ａは、完了信号ＣＭＰＬに対応する実行が完了した命令の情報を、エントリバッファ１３ＡのエントリＥＮＴのいずれかに格納する。例えば、コミット制御部１２Ａは、パイプ情報ＰＩＮＦ、"０"のカウント値ＣＮＴおよび命令情報ＩＮＳＴをエントリＥＮＴに格納する。

なお、ステップＳ１４（Ｕサイクル）において、コミット制御部１２Ａは、エラー信号ＲＥＵａ、ＲＥＵｂを受信した場合、エントリバッファ１３Ａにおいて、エラーを発生した命令情報ＩＮＳＴを保持する該当エントリＥＮＴのエラーフラグＥＦＬＧをセットする。

次に、ＵＴサイクルでは、ステップＳ１６～Ｓ２６が実行される。ステップＳ１６において、コミット制御部１２Ａは、ＵＴサイクルにおいて演算器２３Ａ（または２３Ｂ）でエラーが発生した場合、ステップＳ１８を実行する。ステップＳ１８において、コミット制御部１２Ａは、エントリ判定テーブル１４Ａとエントリバッファ１３Ａに格納された情報とに基づいて、エラーを発生した命令を検出する。そして、コミット制御部１２Ａは、エントリバッファ１３Ａにおいて、エラーを発生した命令情報ＩＮＳＴを保持する該当エントリＥＮＴのエラーフラグＥＦＬＧをセットする。

ＵＴサイクルまでにエラーが発生していない場合、またはステップＳ１８の実行後、ステップＳ２０において、コミット制御部１２Ａは、命令をコミット可能か否か判定する。例えば、コミット制御部１２Ａは、コミットされていない命令の中でプログラム内の記述順が最も早い命令がエントリバッファ１３Ａに保持されている場合（Top of Queue）、その命令をコミット可能と判定する。コミット制御部１２Ａは、命令をコミット可能でない場合、図１４のＵＴ２サイクルの処理を実行する。

命令をコミット可能な場合、ステップＳ２２において、コミット制御部１２Ａは、エントリバッファ１３Ａにおいて、当該命令を格納しているエントリＥＮＴのエラーフラグＥＦＬＧがセットされているか否か判定する。

当該命令のエラーフラグＥＦＬＧがセットされている場合、ステップＳ２４において、コミット制御部１２Ａは、エントリバッファ１３Ａに保持されている実行が完了した命令の情報を全て消去し、情報を消去した命令のリトライを決定する。当該命令のエラーフラグＥＦＬＧがセットされていない場合、ステップＳ２６において、コミット制御部１２Ａは、当該命令をコミットし、命令の実行サイクルを終了する。

図１４のＵＴ２サイクルでは、ステップＳ３０～Ｓ４０が実行される。ステップＳ３０において、コミット制御部１２Ａは、ＵＴ２サイクルにおいて演算器２３Ａ（または２３Ｂ）でエラーが発生した場合、ステップＳ３２を実行する。ステップＳ３２において、コミット制御部１２Ａは、エントリ判定テーブル１４Ａとエントリバッファ１３Ａに格納された情報とに基づいて、エラーを発生した命令を検出する。そして、コミット制御部１２Ａは、エントリバッファ１３Ａにおいて、エラーを発生した命令情報ＩＮＳＴを保持する該当エントリＥＮＴのエラーフラグＥＦＬＧをセットする。

ＵＴ２サイクルでエラーが発生していない場合、またはステップＳ３２の実行後、ステップＳ３４において、コミット制御部１２Ａは、ステップＳ２０と同様にコミットが可能か否か判定し、コミット可能でない場合、ＵＴ３サイクルの処理を実行する。命令をコミット可能な場合、ステップＳ３６、Ｓ３８、Ｓ４０において、コミット制御部１２Ａは、図１３のステップＳ２２、Ｓ２４、Ｓ２６と同様の処理を実行する。

ＵＴ３サイクルでは、ステップＳ４２、Ｓ４４、Ｓ４６、Ｓ４８が実行される。ステップＳ４２において、コミットが可能か否か判定し、コミット可能でない場合、ＵＴ４サイクルの処理を実行する。命令をコミット可能な場合、ステップＳ４４、Ｓ４６、Ｓ４８において、コミット制御部１２Ａは、図１３のステップＳ２２、Ｓ２４、Ｓ２６と同様の処理を実行する。ＵＴ４サイクルおよびそれ以降のサイクルでは、ＵＴ３サイクルと同じ処理が実行される。

なお、ＵＴ２サイクルにおいて、コミット制御部１２Ａは、コミット済みの命令のエラー信号ＬＥＵＴ２ａ、ＬＥＵＴ２ｂを受信した場合、エントリ判定テーブル１４Ａを使用した、エラーを発生した命令の特定ができない。この場合、図１１（ｃ）で説明したように、コミット制御部１２Ａは、リトライ不可能なエラー（ノンリトライエラー）の発生を検出し、管理装置にエラーＥＲＲを通知する。

以上、図５から図１４に示す実施形態においても、図１から図４に示す実施形態と同様の効果を得ることができる。さらに、図５から図１４に示す実施形態では、エントリバッファ１３Ａの各エントリＥＮＴにパイプ情報ＰＩＮＦを保持する領域を設けることで、パイプラインＰＬａ、ＰＬｂ毎に独立して、リトライ可能な命令を判定することができる。したがって、例えば、パイプラインＰＬａで実行した命令がリトライ可能であると判定された場合に、パイプラインＰＬｂで実行したリトライ可能な命令がリトライ不可能であると判定されることを抑止することができる。したがって、リトライ可能なエラーがノンリトライエラーとしてＣＰＵ１００Ａの管理装置に通知されることを抑止することができ、システムエラーの発生を抑止することができる。この結果、ＣＰＵ１００Ａを含むシステムの信頼性を向上することができ、処理性能を向上することができる。

エントリ判定テーブル１４Ａを使用してエントリバッファ１３Ａを検索することで、エラー信号線（ＲＥＵＴａ、ＲＥＵＴｂ等）に伝達されるエラー信号に基づいて、パイプラインＰＬ毎にエラーが発生した命令を検出することができる。この結果、パイプラインＰＬａ、ＰＬｂ毎に、エラーフラグＥＦＬＧをセットすることができ、リトライ可能な命令を判定することができる。

なお、上述した実施形態では、エラー信号ＲＥＵＴ、ＲＥＵＴ２に基づいてエントリ判定テーブル１４を使用してエラーが発生したサイクル数（カウント値ＣＮＴ）を検出し、エラーが発生した命令を特定し、リトライ可能か否かを判定する例を示した。また、エラー信号ＲＥＵＴａ、ＲＥＵＴｂ、ＲＥＵＴ２ａ、ＲＥＵＴ２ｂに基づいてエントリ判定テーブル１４Ａを使用してカウント値ＣＮＴとパイプ情報ＰＩＮＦとを検出し、エラーが発生した命令と演算器とを特定し、リトライ可能か否かを判定する例を示した。

しかしながら、エラーが発生した命令の特定およびリトライ可能な否かの判定は、上述した実施形態の手法に限定されない。例えば、エラーが発生した命令と演算器とを特定可能な情報を演算器２３、２３Ａ、２３Ｂから出力し、コミット制御部１２、１２Ａが、受信した情報に基づいて、リトライ可能か否かを命令毎に判定できればよい。

また、上述した実施形態では、Ｕサイクルが完了するまでにエラーを検出した場合、Ｕサイクルでエラー信号ＲＥＵを出力する例を示したが、例えば、Ｘサイクル（Ｘ１、Ｘ２、...）でエラーを検出した場合、サイクル毎にエラー信号を出力してもよい。

図１５は、他の半導体装置の一例（比較例）を示す。図１および図５と同様の要素については、同じ符号を付し、詳細な説明は省略する。図１５に示す半導体装置１００Ｂは、例えば、ＣＰＵ等のプロセッサであり、命令制御部１０Ｂおよび演算制御部２０Ｂを有する。

命令制御部１０Ｂは、リザベーションステーション１１およびコミット制御部１２Ｂを有する。コミット制御部１２Ｂは、実行が完了した命令の命令情報ＩＮＳＴを、命令をコミットするまで保持する複数のエントリＥＮＴを含むエントリバッファ１３Ｂを有する。演算制御部２０Ｂは、実行制御部２１Ａ、レジスタファイル２２Ａ、複数のパイプラインＰＬ（ＰＬａ、ＰＬｂ）およびリオーダバッファ２４Ａを有する。パイプラインＰＬａは、図５の演算器２３Ａの代わりに演算器２５Ａを有し、パイプラインＰＬｂは、図５の演算器２３Ｂの代わりに演算器２５Ｂを有する。

演算器２５Ａは、演算の完了に基づいて、Ｕサイクルで完了信号ＣＭＰＬａを命令制御部１０Ａに出力し、演算結果ＲＳＬＴａをリオーダバッファ２４Ａに格納する。また、演算器２３Ａは、ＵＴサイクルが完了するまでにエラーを検出した場合、ＵＴサイクルで、リトライエラー信号ＲＥａを出力する。演算器２３Ａは、ＵＴ２サイクルでエラーを検出した場合、ノンリトライエラー信号ＮＲＥａを出力する。

演算器２５Ｂは、演算の完了に基づいて、Ｕサイクルで完了信号ＣＭＰＬｂを命令制御部１０Ｂに出力し、演算結果ＲＳＬＴｂをリオーダバッファ２４Ａに格納する。また、演算器２３Ｂは、ＵＴサイクルが完了するまでにエラーを検出した場合、ＵＴサイクルで、リトライエラー信号ＲＥｂを出力する。演算器２３Ｂは、ＵＴ２サイクルでエラーを検出した場合、ノンリトライエラー信号ＮＲＥｂを出力する。

演算制御部２０Ｂは、リトライエラー信号ＲＥａ、ＲＥｂのいずれかが出力された場合、リトライエラー信号ＲＥを命令制御部１０Ｂに出力する。演算制御部２０Ｂは、ノンリトライエラー信号ＮＲＥａ、ＮＲＥｂのいずれかが出力された場合、ノンリトライエラー信号ＮＲＥを命令制御部１０Ｂに出力する。

コミット制御部１２Ｂは、リトライエラー信号ＲＥを受信した場合、エントリバッファ１３Ａに保持されている実行が完了した命令の情報を全て消去し、情報を消去した命令のリトライを決定する。すなわち、命令制御部１０Ｂは、ＵＴサイクルまでに演算器２３Ａ（または２３Ｂ）によりエラーが検出された場合、命令のリトライが可能と判定し、命令のリトライを実行する。

コミット制御部１２Ｂは、ノンリトライエラー信号ＮＲＥを受信した場合、リトライ不可能なエラーが演算器２５Ａ（または２５Ｂ）で発生したため、ＣＰＵ１００Ｂを管理する管理装置にエラーＥＲＲを通知する。すなわち、命令制御部１０Ｂは、ＵＴ２サイクルにおいて、演算器２３Ａ（または２３Ｂ）によりリトライ不可能なエラーが検出された場合、管理装置にエラーＥＲＲを通知する。

図１６および図１７は、図１５のＣＰＵ１００Ｂのサイクル毎の動作の一例を示す。図１３および図１４と同様の動作については、同じ符号を付し、詳細な説明は省略する。図１６および図１７に示すフローは、命令毎に実行される。図１６において、ステップＳ１０～Ｓ１４（サイクルＢ～サイクルＵ）の動作は、図１３と同様である。なお、演算器２５Ａ、２５Ｂは、Ｕサイクルではエラー信号を出力しないため、コミット制御部１２Ｂは、ステップＳ１４において、エラーに伴う処理を実行しない。

ステップＳ１４の後、ステップＳ１７において、コミット制御部１２Ｂは、ＵＴサイクルまでに演算器２５Ａ（または２５Ｂ）でエラーが発生した場合、ステップＳ２４を実行する。ステップＳ２４では、コミット制御部１２Ｂは、エントリバッファ１３Ｂに保持されている命令を全て消去し、消去した命令のリトライを決定し、命令の実行サイクルを終了する。

ＵＴサイクルまでにエラーが発生していない場合、ステップＳ２０において、コミット制御部１２Ｂは、命令をコミット可能か否か判定し、コミット可能な場合、ステップＳ２６で命令をコミットする。コミット制御部１２Ｂは、命令をコミット可能でない場合、図１７のＵＴ２サイクルの処理を実行する。

図１７のステップＳ３０において、コミット制御部１２Ｂは、ＵＴ２サイクルにおいて演算器２５Ａ（または２５Ｂ）でエラーが発生した場合、命令のリトライが不可能なエラーが発生したと判定し、ステップＳ３３を実行する。ステップＳ３３において、コミット制御部１２Ｂは、管理装置にエラーＥＲＲ（ノンリトライエラーの発生）を通知し、命令の実行サイクルを終了する。

ＵＴ２サイクルでエラーが発生していない場合、ステップＳ３４において、コミット制御部１２Ｂは、命令をコミット可能か否か判定する。命令をコミット可能な場合、ステップＳ４０において、コミット制御部１２Ｂは、命令をコミットし、命令の実行サイクルを終了する。コミット制御部１２Ｂは、命令をコミット可能でない場合、ＵＴ３サイクルの処理を実行する。ＵＴ３サイクル以降の処理は、図１４と同様である。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１０、１０Ａ、１０Ｂ 命令制御部
１１ リザベーションステーション
１２、１２Ａ、１２Ｂ コミット制御部
１３、１３Ａ、１３Ｂ エントリバッファ
１４、１４Ａ、１４Ｂ エントリ判定テーブル
２０、２０Ａ、２０Ｂ 演算制御部
２１、２１Ａ 実行制御部
２２、２２Ａ レジスタファイル
２３、２３Ａ、２３Ｂ 演算器
２４、２４Ａ リオーダバッファ
２５Ａ、２５Ｂ 演算器
３０ キャッシュ制御部
３１ キャッシュ
１００、１００Ａ、１００Ｂ 半導体装置（ＣＰＵ）
２００ メモリ
ＣＭＰＬ、ＣＭＰＬａ、ＣＭＰＬｂ 完了信号線（完了信号）
ＣＮＴ カウント値
ＥＦＬＧ エラーフラグ
ＥＮＴ エントリ
ＥＲＲ エラー
ＩＮＳＴ 命令情報
ＯＰ（ＯＰ１、ＯＰ２、ＯＰ３） オペランドレジスタ
ＰＩＮＦ パイプ情報
ＰＬ（ＰＬａ、ＰＬｂ） パイプライン
ＲＥＵ、ＲＥＵａ、ＲＥＵｂ エラー信号線（エラー信号）
ＲＥＵＴ、ＲＥＵＴａ、ＲＥＵＴｂ エラー信号線（エラー信号）
ＲＥＵＴ２、ＲＥＵＴ２ａ、ＲＥＵＴ２ｂ エラー信号線（エラー信号）
ＲＳＬＴ、ＲＳＬＴａ、ＲＳＬＴｂ 演算結果
ＷＥ ライトイネーブル信号

Claims (8)

1. 命令をアウトオブオーダで発行する命令発行部と、
   前記命令発行部が発行した命令を実行する演算部と、
   実行が完了した命令をインオーダでコミットするコミット制御部と、
   前記演算部により検出されたエラーの検出サイクルをそれぞれ示す複数のエラー信号を前記演算部から前記コミット制御部にそれぞれ伝達する複数のエラー信号線と、を有し、
   前記コミット制御部は、命令毎に命令の完了からのサイクル数をカウントし、前記エラー信号の受信時に、コミットしていない命令のうち、前記複数のエラー信号線を介して受けたエラー信号が示す前記検出サイクルと同じカウント値の命令をリトライ可能と判定する
   半導体装置。
2. 前記コミット制御部は、コミットしていない命令のうち、リトライ可能と判定した命令を除いてコミット可能な命令をコミットし、コミットしない命令のリトライを決定する
   請求項１に記載の半導体装置。
3. 前記コミット制御部は、
   実行が完了した命令と、命令の実行が完了してからのサイクル数を示す前記カウント値と、エラー情報とを命令毎に保持する複数のエントリを含む保持部を有し、
   前記エラー信号を受信する毎に、対応するエントリにエラー情報を格納し、
   各命令のコミット時に、エラー情報を保持するエントリが保持する命令をリトライ可能と判定する
   請求項１または請求項２に記載の半導体装置。
4. 前記コミット制御部は、前記エラー信号が示す前記検出サイクルと同じカウント値が前記保持部のエントリに存在しない場合、リトライ不可能なエラーの発生を検出する
   請求項３に記載の半導体装置。
5. 前記演算部をそれぞれ含み、命令を並列に実行可能な複数のパイプラインを有し、
   前記複数のパイプライン毎に前記演算部と前記コミット制御部とを接続する前記複数のエラー信号線が設けられ、
   前記コミット制御部は、
   実行が完了した命令と、命令の実行が完了してからのサイクル数を示す前記カウント値と、命令を実行した前記パイプラインを示すパイプ情報と、エラー情報とを命令毎に保持する複数のエントリを含む保持部を有し、
   前記エラー信号を受信する毎に、前記エラー信号が示す前記検出サイクルと同じカウント値と、前記エラー信号を伝達した前記エラー信号線に接続されたパイプラインを示すパイプ情報とを保持するエントリに前記エラー情報を格納し、
   各命令のコミット時に、エラー情報を保持するエントリが保持する命令をリトライ可能と判定する
   請求項１または請求項２に記載の半導体装置。
6. 前記エラー信号を出力する前記パイプラインを示すパイプ情報と、エラーの検出サイクルとを、前記複数のエラー信号線に対応付けて保持するエントリ判定テーブルを有し、
   前記コミット制御部は、前記エラー信号を受信する毎に、前記エラー信号が伝達されたエラー信号線に対応して前記エントリ判定テーブルに保持されたパイプ情報および検出サイクルとそれぞれ同じパイプ情報およびサイクル数を保持する前記エントリに前記エラー情報を格納する
   請求項５に記載の半導体装置。
7. 前記コミット制御部は、前記エラー信号が示す前記検出サイクルおよび前記エラー信号を出力する前記パイプラインを示すパイプ情報と一致する情報が前記保持部のエントリに存在しない場合、リトライ不可能なエラーの発生を検出する
   請求項５または請求項６に記載の半導体装置。
8. 前記コミット制御部は、リトライ不可能なエラーの発生を検出した場合、半導体装置の動作を管理する管理装置にエラーを通知する
   請求項４または請求項７に記載の半導体装置。

Images