JPH0421993A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は記憶装置に関し、特にＣＡ　Ｓ　（Ｃｏｌｕ＋
＋ｎ＾ｄｄｒｅｓｓ　５ｔｒｏｂｅ　）ビフォアＲＡ　
Ｓ　（Ｒｏｗ　Ａｄｄｒｅｓｓ　５ｔｒｏｂｅ）リフレ
ッシュ方式によりリフレッシュを行う記憶装置における
リフレッシュ回路の異常終了検出方式に関する。

従来技術 従来、この種の記憶装置においては、データ読出し動作
時にデータのエラーを検出しており、リフレッシュ動作
が正常に終了したかあるいは異常に終了したかの検出を
行っていなかった。

このような従来の記憶装置では、データ読出し動作時の
データエラーの検出でのみエラー発生を検出しているの
で、そのデータエラーがリフレッシュ制御系の故障によ
るものか、あるいは記憶部制御系および記憶部系の故障
によるものかを判別するのが難しいという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、リフレッシュ制御系の故障を検出するこ
とができ、データエラーがリフレッシュ制御系の故障に
よるものかあるいは記憶部制御系および記憶部系の故障
によるものかの判別を可能とする記憶装置の提供を目的
とする。

発明の構成 本発明による記憶装置は、予め設定されたタイミングで
有効および無効となるカラムアドレスストローブ信号お
よびローアドレスストローブ信号によりリフレッシュ動
作を行う記憶装置であって、前記カラムアドレスストロ
ーブ信号が有効となるタイミングと前記ローアドレスス
トローブ信号が有効となるタイミングとが前記予め設定
されたタイミングか否かを検出する第１の検出手段と、
前記カラムアドレスストローブ信号が無効となるタイミ
ングと前記ローアドレスストローブ信号が無効となるタ
イミングとが前記予め設定されたタイミングか否かを検
出する第２の検出手段と、前記第１および第２の検出手
段により前記カラムアドレスストローブ信号および前記
ローアドレスストローブ信号の有効無効のタイミングが
前記予め設定されたタイミングでないことが検出された
ときに前記リフレッシュ動作の異常を通知する手段とを
設けたことを特徴とする。

本発明による他の記憶装置は、前記カラムアドレススト
ローブ信号が無効となるタイミングと前記ローアドレス
ストローブ信号が有効となるタイミングとが前記予め設
定されたタイミングか否かを検出する第３の検出手段を
本発明による記憶装置に設けたことを特徴とする。

本発明による別の記憶装置は、カラムアドレスストロー
ブ信号とローアドレスストローブ信号とリフレッシュ動
作が行われていることを示すリフレッシュ中信号とによ
り、リフレッシュ動作の起動を示すリフレッシュ起動信
号と、リフレッシュ動作の終了を示すリフレッシュ終了
信号と、カラムアドレスストローブ信号が無効となるタ
イミングを示すカラムアドレスストローブ信号後縁検知
信号と、ローアドレスストローブ信号が有効となるタイ
ミングを示すローアドレスストローブ信号前縁検知信号
とを出力するエツジ検出手段と、前記リフレッシュ起動
信号によりセットされ、前記カラムアドレスストローブ
信号後縁検知信号によりリセットされるフラグ手段と、
前記ローアドレスストローブ信号前縁検知信号と前記フ
ラグ手段のコップリメント出力信号との演算を行う第１
のゲート手段と、前記リフレッシュ終了信号と前記フラ
グ手段の出力信号との演算を行う第２のゲート手段と、
前記第１および第２のゲート手段の出力信号の演算を行
う第３のゲート手段とを設けたことを特徴とする特 許 実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、エツジ検出回路１はＲＡ　Ｓ　（Ｒｏ
ｗ　Ａｄｄｒｅｓｓ　５ｔｒｏｂｅ）信号１００と、Ｃ
ＡＳ（Ｃｏｌｕｍｎ　Ａｄｄｒｅｓｓ　５ｔｒｏｂｅ　
）信号１０１と、リフレッシュ動作が行われていること
を示すリフレッシュ中信号１０２とを入力し、リフレッ
シュ動作の終了を示すリフレッシュ終了信号１０３と、
リフレッシュ動作の起動を示すリフレッシュ起動信号１
０４と、ＣＡＳ信号１０１がインアクティブとなるタイ
ミングを示すＣＡＳ後縁検知信号１０５と、ＲＡＳ信号
１００がアクティブとなるタイミングを示すＲＡＳ前縁
検知信号１０６とを出力する。

フリップフロップ（以下Ｆ／Ｆとする）２はエツジ検出
回路１からのリフレッシュ起動信号１０４によりセット
され、ＣＡＳ後縁検知信号１０５によりリセットされる
。

また、Ｆ／Ｆ２はその内容を出力信号１０７としてアン
ドゲート３に出力（７、その内容の反転値をコップリメ
ント出力信号１０８としてアントゲ−１・４に出力する
。

アンドゲート３はエツジ検出回路１からのリフレッシュ
終ｒ信号１０３とＦ／Ｆ２の出力信号１．０７とのアン
ドをとり、アンドゲート出力信号１０９をオアゲート５
に出力する。

アンドゲート４はエツジ検出回路１からのＲＡＳ前縁検
知信号１０６とＦ／Ｆ２のコップリメント出力信号１０
８とのアンドをとり、アンドゲート出力信号１１Ｏをオ
アゲート５に出力する。

オアゲート５はアンドゲート３のアンドゲート出力信号
１０９とアンドゲート４のアンドゲート出力信号１１０
とのオアをとり、エラー検出信号１１．１を出力する。

エツジ検出回路１はリフレッシュ終了信号＋０３として
通常論理″０”を出力しており、ＲＡＳ信号１００が論
理“１“から論理“Ｏ”に変化し、かつリフレッシュ中
信号１０２がリフレッシュ動作中を示す論理“１“のと
きに論理“１“を出力する。

また、エツジ検出回路１はリフレッシュ起動信号１０４
として通常論理“Ｏ”を出力しており、ＣＡＳ信号１０
１が論理“０”から論理“１”に変化し、かつリフレッ
シュ中信号１０２がリフレッシュ動作中を示す論理“１
”で、ＲＡＳ信号１００が論理“０”のときに論理“１
”を出力する。

エツジ検出回路１はＣＡＳ後縁検知信号１０５として通
常論理“０”を出力しており、ＣＡＳ信号１０１が論理
“１”から論理“０″に変化し、かつリフレッシュ中信
号１０２がリフレッシュ動作中を示す論理“１″で、Ｒ
ＡＳ信号１００が論理“１”のときに論理“１”を出力
する。

また、エツジ検出回路］はＲＡＳ前縁検知信号１０Ｇと
して通常論理“Ｏ”を出力しており、ＲＡＳ信号ＩＯ＋
が論理“０”から論理“１”に変化し、かつリフレッシ
ュ中信号１０２がリフレッシュ動作中を示す論理“１”
のときに論理“１”を出力する。

第２図〜第６図は本発明の一実施例の動作を示すタイミ
ングチャートである。第２図はリフレッシュ動作が正常
終了した場合のタイミングチャートを示し、第３図〜第
６図はリフレッシュ動作が異常終了した場合のタイミン
グチャートを示している。

これら第１図〜第６図を用いて本発明の一実施例の動作
について説明する。

まず、リフレッシュ中信号１０２が論理“１″で、ＲＡ
Ｓ信号１．００が論理“０”のときにＣＡＳ信号ｌｏｔ
が論理“Ｏ”から論理“１”に変化すると、。

エツジ検出回路１はリフレッシュ起動信号１０４を論理
“１”とするので、Ｆ／Ｆ２に論理“１”がセットされ
る。

この状態で、ＲＡＳ信号１００か論理“０″から論理“
１”に変化すると、エツジ検出回路１はＲＡＳ前縁検知
信号１０６を論理゛１”とするか、アントゲ−１・′３
てはＦ／Ｆ２からの出力信号１０７が論理“１”となっ
ても、エツジ検出回路１からのリフレッシュ終了信号１
０３が論理゛０”なので、アンドゲート出力信号１０９
として論理“０”を出力する。

アンドゲート４ではエツジ検出回路１．からのＲＡＳ前
縁検知信号１０６が論理“１”となっても、Ｆ／Ｆ２か
らのコップリメント出力信号１．０８が論理“０”なの
で、アンドゲート出力信号＋１０として論理“０“を出
力する。

よって、オアゲート５からエラー検出信号１月として論
理“０”が出力され、エラーの発生は検出されない（第
２図参照）。

一方、リフレッシュ中信号１０２が論理“１”で、ＲＡ
Ｓ信号１００が論理″１″のときに、所定のタイミング
でＣＡＳ信号１０１が論理“１”から論理“０“に変化
すると、エツジ検出回路１はＣＡＳ後縁検知信号１０５
を論理“１”とするので、Ｆ／Ｆ２が論理“０”にリセ
ットされる。

この状態で、ＲＡＳ信号１００が論理“１″から論理“
０”に変化すると、エツジ検出回路１はリフレッシュ終
了信号ＩＬＩを論理“１”とするが、アンドゲート３で
はエツジ検出回路１からのリフレッシュ終了信号１０３
が論理“１”となっても、Ｆ／Ｆ２からの出力信号＋０
７が論理“０″なので、アンドゲート出力信号１０９と
して論理“ｏ″を出力する。

アンドゲート４ではＦ／Ｆ２からのコップリメント出力
信号１０ｇが論理“１”となっても、エツジ検出回路１
からのＲＡＳ前縁検知信号１０Ｂが論理“０”なので、
アンドゲート出力信号１１０として論理“０″を出力す
る。

よって、オアゲート５からエラー検出信号１１１として
論理“０”が出力され、エラーの発生は検出されない（
第２図参照）。

ここで、ＲＡＳ信号１（１（ｌがアクティブおよびイン
アクティブとなるタイミングと、ＣＡＳ信号１０１がア
クティブおよびインアクティブとなるタイミングとの関
係が逆になった場合、エツジ検出回路１ではリフレッシ
ュ起動信号１０４を論理“１”としないので、Ｆ／Ｆ２
に論理”１”がセットされることはなく、Ｆ／Ｆ２の内
容は論理′０″のままである。

この状態で、ＲＡＳ信号１００が論理“０”から論理“
１”に変化すると、エツジ検出回路１はＲ〕　２ ＡＳ前縁検知信号１０Ｂを論理“１”とするので、アン
ドゲート４ではエツジ検出回路１がらのＲＡＳ前縁検知
信号１０６およびＦ／Ｆ２がらのコップリメント出力信
号１０８がともに論理“１″となり、アンドゲート出力
信号１１０として論理“１″を出力する。

よって、オアゲート５からエラー検出信号１１１として
論理“１”が出力され、エラーの発生が通知される（第
３図参照）。

また、ＲＡＳ信号１００が規定時間よりも早く論理“１
”から論理“０”に゛変化した場合、リフレッシュ起動
信号１０４が論理１１ｔｌ＋となることによりＦ／Ｆ２
に論理“１”がセットされているときに、エツジ検出回
路１ではＣＡＳ後縁信号１０５を論理″１″とする前に
リフレッシュ終了信号＋０３を論理“１″とするので、
アンドゲート３ではエツジ検出回路１からのリフレッシ
ュ終了信号１０３およびＦ／Ｆ２からの出力信号＋０７
がともに論理“１”となり、アンドゲート出力信号１０
９として論理”１”を出力する。

よって、オアゲート５からエラー検出信号１１１として
論理“１”が出力され、エラーの発生が通知される（第
４図参照）。

この場合、Ｆ／Ｆ２ではエツジ検出回路１からのＣＡＳ
後縁信号１０５が論理“１″とはならないので、論理“
１″がセットされたままとなる。

さらに、ＲＡＳ信号１００が規定時間よりも早く論理″
０”から論理“１”に変化した場合、すなわちＣＡＳ信
号１０１が論理“０”から論理”　１．　”に変化する
前にＲＡＳ信号１００が論理“０”から論理“１”に変
化した場合、エツジ検出回路１ではリフレッシュ起動信
号１０４を論理“１″としないので、Ｆ／Ｆ２に論理“
１”がセットされることはなく、Ｆ／Ｆ２の内容は論理
“０”のままである。

この状態で、ＲＡＳ信号１００が論理“０”から論理“
１”に変化すると、エツジ検出回路１はＲＡＳ前縁検知
信号１０Ｂを論理“１”とするので、アンドゲート４で
はエツジ検出回路１からのＲＡＳ前縁検知信号１０Ｂお
よびＦ／Ｆ２からのコップリメント出力信号１０８がと
もに論理“１“となり、アンドゲート出力信号１１．０
として論理″１”を出力する。

よって、オアゲート５からエラー検出信号Ｉ１１として
論理“１−”が出力され、エラーの発生が通知される（
第５図参照）。

つまり、上記の場合は第３図に示す場合と同様にしてエ
ラーの発生が通知される。

ＲＡＳ信号１００が論理“０”から論理“１“に変化す
る前にＣＡＳ信号１０１が論理“Ｏ”から論理“１“に
変化し、さらに論理“１”から論理“０”に変化した場
合、すなわちＲＡＳ信号１００が論理“０“から論理“
１”に変化する前にＣＡＳ信号１０１が切れてしまった
場合、ＣＡＳ信号１０１が論理“０”から論理“１”に
変化することによりエツジ検出回路１からのリフレッシ
ュ起動信号１０４が論理“１”となってＦ／Ｆ２に論理
“１”がセットされるが、エツジ検出回路１からのＲＡ
Ｓ前縁検知信号１０６が論理“１″となる前に、ＣＡＳ
後縁検知信号１０５が論理“１”となってＦ／Ｆ２が論
理“０”にリセットされる。

これにより、Ｆ／Ｆ　２からのコップリメント出力信号
１０８が論理“１”になるので、ＲＡＳ信号１、　ＯＯ
が論理“Ｏ”から論理“１”に変化してエツジ検出回路
１からのＲＡＳ前縁検知信号１０ｆｌが論理“１”にな
ると、アンドゲート４からアンドゲト出力信号１１Ｏと
して論理“１”が出力される。

よって、オアゲート５からエラー検出信号１．　Ｉ　１
として論理“１”が出力され、エラーの発生が通知され
る（第６図参照）。

このように、エツジ検出回路１とＦ／Ｆ２とアンドゲー
ト３，４とオアゲート５とによりリフレッシュ制御系の
ＲＡＳ信号１００およびＣＡＳ信号１０１の動作状態を
監視するようにすることによって、リフレッシュ動作時
の異常を検出することができる。

よって、記憶部（図示せず）からデータを読出すときの
データエラーの原因が、リフレッシュ、制御系の故障に
よるものかあるいは記憶部制御系および記憶部系の故障
によるものかを判別すること］　６ ができる。

発明の効果 以」二説明したように本発明によれば、リフレッシュ制
御系のＲＡＳ信号およびＣＡＳ信号の動作状態を監視す
るようにすることによって、リフレッシュ制御系の故障
を検出することができ、データエラーがリフレッシュ制
御系の故障によるものかあるいは記憶部制御系および記
憶部系の故障によるものかの判別を可能とすることがで
きるという効果かある。

【図面の簡単な説明】

第１−図は本発明の一実施例の構成を示すブロック図、
第２図〜第６図は本発明の一実施例の動作を示すタイミ
ングチャートである。 主要部分の符号の説明 １・・・・・・エツジ検出回路 ２・・・・・・フリップフロップ　５・・・・・・オア
ゲート３４・・・・・アンドゲート

Claims (3)

【特許請求の範囲】
1. （１）予め設定されたタイミングで有効および無効とな
   るカラムアドレスストローブ信号およびローアドレスス
   トローブ信号によりリフレッシュ動作を行う記憶装置で
   あって、前記カラムアドレスストローブ信号が有効とな
   るタイミングと前記ローアドレスストローブ信号が有効
   となるタイミングとが前記予め設定されたタイミングか
   否かを検出する第１の検出手段と、前記カラムアドレス
   ストローブ信号が無効となるタイミングと前記ローアド
   レスストローブ信号が無効となるタイミングとが前記予
   め設定されたタイミングか否かを検出する第２の検出手
   段と、前記第１および第２の検出手段により前記カラム
   アドレスストローブ信号および前記ローアドレスストロ
   ーブ信号の有効無効のタイミングが前記予め設定された
   タイミングでないことが検出されたときに前記リフレッ
   シュ動作の異常を通知する手段とを設けたことを特徴と
   する記憶装置。
2. （２）前記カラムアドレスストローブ信号が無効となる
   タイミングと前記ローアドレスストローブ信号が有効と
   なるタイミングとが前記予め設定されたタイミングか否
   かを検出する第３の検出手段を設けたことを特徴とする
   請求項（１）記載の記憶装置。
3. （３）カラムアドレスストローブ信号とローアドレスス
   トローブ信号とリフレッシュ動作が行われていることを
   示すリフレッシュ中信号とにより、リフレッシュ動作の
   起動を示すリフレッシュ起動信号と、リフレッシュ動作
   の終了を示すリフレッシュ終了信号と、カラムアドレス
   ストローブ信号が無効となるタイミングを示すカラムア
   ドレスストローブ信号後縁検知信号と、ローアドレスス
   トローブ信号が有効となるタイミングを示すローアドレ
   スストローブ信号前縁検知信号とを出力するエッジ検出
   手段と、前記リフレッシュ起動信号によりセットされ、
   前記カラムアドレスストローブ信号後縁検知信号により
   リセットされるフラグ手段と、前記ローアドレスストロ
   ーブ信号前縁検知信号と前記フラグ手段のコップリメン
   ト出力信号との演算を行う第１のゲート手段と、前記リ
   フレッシュ終了信号と前記フラグ手段の出力信号との演
   算を行う第２のゲート手段と、前記第１および第２のゲ
   ート手段の出力信号の演算を行う第３のゲート手段とを
   設けたことを特徴とする記憶装置。