JPH0748192B2 - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0748192B2 JPH0748192B2 JP63176743A JP17674388A JPH0748192B2 JP H0748192 B2 JPH0748192 B2 JP H0748192B2 JP 63176743 A JP63176743 A JP 63176743A JP 17674388 A JP17674388 A JP 17674388A JP H0748192 B2 JPH0748192 B2 JP H0748192B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- diagnostic
- reply
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明のシステム制御装置に接続される各記憶装置の診
断制御に関し、特にリフレツシユコマンド時のリプライ
返送制御に関する。
断制御に関し、特にリフレツシユコマンド時のリプライ
返送制御に関する。
（従来の技術） 従来、この種の記憶装置がオフラインで診断状態になる
と、システム制御装置は、通常動作状態であるため、記
憶装置からのリプライ信号を受諾しない。また、テスト
時のメモリ内容を保障するため、システム制御装置から
のリフレッシュリクエストコマンドを受け付ける。記憶
装置がオフライン状態とは、システム制御装置から切り
離されたことを意味し、記憶装置からのリプライ信号を
システム制御装置は受け付けないようにするが、記憶装
置のメモリ内容を保障するため、リフレッシュリクエス
トコマンドを受信してリフレッシュ動作を実行している
ときに、記憶装置がオフラインで診断状態になると、シ
ステム制御装置がリプライ信号の返送を期待している
が、受け取れないことになる。この結果、リプライエラ
ーとなる。
と、システム制御装置は、通常動作状態であるため、記
憶装置からのリプライ信号を受諾しない。また、テスト
時のメモリ内容を保障するため、システム制御装置から
のリフレッシュリクエストコマンドを受け付ける。記憶
装置がオフライン状態とは、システム制御装置から切り
離されたことを意味し、記憶装置からのリプライ信号を
システム制御装置は受け付けないようにするが、記憶装
置のメモリ内容を保障するため、リフレッシュリクエス
トコマンドを受信してリフレッシュ動作を実行している
ときに、記憶装置がオフラインで診断状態になると、シ
ステム制御装置がリプライ信号の返送を期待している
が、受け取れないことになる。この結果、リプライエラ
ーとなる。
また、オフラインで診断状態の時にリフレッシュリクエ
ストコマンドを受信しリフレッシュ動作を実行中に、オ
フラインと診断状態とが同時に解除されると、システム
制御装置がリプライン信号の返送を期待していないにも
関わらず、リプライ信号を受け取ってしまうことにな
る。この結果、前記同様リプライエラーになる。
ストコマンドを受信しリフレッシュ動作を実行中に、オ
フラインと診断状態とが同時に解除されると、システム
制御装置がリプライン信号の返送を期待していないにも
関わらず、リプライ信号を受け取ってしまうことにな
る。この結果、前記同様リプライエラーになる。
これらのリプライエラーを回避するため、以下のように
診断プログラムを工夫して作成する必要があった。すな
わち、診断プログラムでオフラインで診断状態にセット
する前に、あるいはオフラインと診断状態を同時に解除
する前の度に、リプライエラーを検出しないように、リ
プライエラーをマスクしなければならなかった。
診断プログラムを工夫して作成する必要があった。すな
わち、診断プログラムでオフラインで診断状態にセット
する前に、あるいはオフラインと診断状態を同時に解除
する前の度に、リプライエラーを検出しないように、リ
プライエラーをマスクしなければならなかった。
（発明が解決しようとする課題） 上述したように従来の記憶装置においては、オフライン
で診断状態にセツトされる前、あるいはオフラインと診
断状態とを同時に解除する前の状態で、リプライエラー
をマスクするためのレジスタをセツトしなければならな
いため、一連の診断プログラムの構成が複雑になるとい
う欠点があつた。また、リプライエラーをマスクしてい
る間は、本当の障害を検出できないという欠点もあつ
た。
で診断状態にセツトされる前、あるいはオフラインと診
断状態とを同時に解除する前の状態で、リプライエラー
をマスクするためのレジスタをセツトしなければならな
いため、一連の診断プログラムの構成が複雑になるとい
う欠点があつた。また、リプライエラーをマスクしてい
る間は、本当の障害を検出できないという欠点もあつ
た。
本発明の目的は、記憶装置がリフレツシユサイクル中に
オフラインの診断状態をセツトする場合、あるいはオフ
ラインと診断状態とを同時に解除する場合には、リフレ
ツシユビジー信号の否定信号と診断信号との論理積を取
つてレジスタのデータ端子に入力し、またリフレツシユ
ビジー信号と、診断信号との論理和を取つてレジスタを
ホールド端子に入力し、さらにレジスタの否定信号とリ
プライ信号との論理積を取つて返送信号とすることによ
り上記欠点を除去し、確実に障害を検出できるように構
成した記憶装置を提供することにある。
オフラインの診断状態をセツトする場合、あるいはオフ
ラインと診断状態とを同時に解除する場合には、リフレ
ツシユビジー信号の否定信号と診断信号との論理積を取
つてレジスタのデータ端子に入力し、またリフレツシユ
ビジー信号と、診断信号との論理和を取つてレジスタを
ホールド端子に入力し、さらにレジスタの否定信号とリ
プライ信号との論理積を取つて返送信号とすることによ
り上記欠点を除去し、確実に障害を検出できるように構
成した記憶装置を提供することにある。
（課題を解決するための手段） 本発明による記憶装置は主制御回路と、リフレツシユビ
ジー回路と、第１のANDゲートと、ORゲートと、レジス
タと、第２のANDゲートとを具備して診断制御の論理を
構成したものである。
ジー回路と、第１のANDゲートと、ORゲートと、レジス
タと、第２のANDゲートとを具備して診断制御の論理を
構成したものである。
主制御回路は、システム制御装置からの書込み／読出し
要求と同様にリフレツシユコマンドによつてリフレツシ
ユを実行し、リプライを返送するためのものである。
要求と同様にリフレツシユコマンドによつてリフレツシ
ユを実行し、リプライを返送するためのものである。
リフレツシユビジー回路は、リフレツシユコマンドを受
信してからリプライを返送するまでの時間にわたつてシ
ステムをビジー状態にするためのものである。
信してからリプライを返送するまでの時間にわたつてシ
ステムをビジー状態にするためのものである。
第１のANDゲートは、オフライン状態で診断状態を表す
診断信号を受け、診断信号とリフレツシユビジー回路か
ら出力されるリフレツシユビジー信号の否定との間で論
理積を得るためのものである。
診断信号を受け、診断信号とリフレツシユビジー回路か
ら出力されるリフレツシユビジー信号の否定との間で論
理積を得るためのものである。
ORゲートは、診断信号とリフレツシユビジー信号との間
で論理和を得るためのものである。
で論理和を得るためのものである。
レジスタは、上記論理積をデータ（Ｄ）として入力する
とともに上記論理和をホールド信号（Ｈ）として加え、
データをQN+1＝Ｄ＋Ｈ・QNに従つて保持して出力（Ｑ）
するためのものである。
とともに上記論理和をホールド信号（Ｈ）として加え、
データをQN+1＝Ｄ＋Ｈ・QNに従つて保持して出力（Ｑ）
するためのものである。
第２のANDゲートは、レジスタの否定出力とリプライ信
号との間で論理積を得て返送信号を生成するためのもの
である。
号との間で論理積を得て返送信号を生成するためのもの
である。
（実 施 例） 次に、本発明を図面を参照して説明する。
第１図は本発明による記憶装置の一実施例を示すブロッ
ク図である。第１図においては、１は主制御回路、２は
リフレツシユビジー回路、3,6はそれぞれ第１および第
２のANDゲート、４はORゲート、５はレジスタである。
ク図である。第１図においては、１は主制御回路、２は
リフレツシユビジー回路、3,6はそれぞれ第１および第
２のANDゲート、４はORゲート、５はレジスタである。
システム制御装置（図示していない。）から信号線12を
介してリクエストコマンドが送られてくると、記憶装置
では主制御回路１によつてコマンドを解読する。コマン
ドがリフレツシユ動作要求であれば、リフレツシユ信号
が信号線13を介してリフレツシユビジー回路２へ送られ
る。リフレツシユビジー回路２はリフレツシユサイクル
中にシステムをビジー状態にするリフレツシユビジー信
号を発生して信号線14上に送出する。
介してリクエストコマンドが送られてくると、記憶装置
では主制御回路１によつてコマンドを解読する。コマン
ドがリフレツシユ動作要求であれば、リフレツシユ信号
が信号線13を介してリフレツシユビジー回路２へ送られ
る。リフレツシユビジー回路２はリフレツシユサイクル
中にシステムをビジー状態にするリフレツシユビジー信
号を発生して信号線14上に送出する。
第２図は、第１図に示す記憶装置がオフラインであっ
て、かつ診断状態で動作しているときの各部の動作波形
を示すタイミング図である。
て、かつ診断状態で動作しているときの各部の動作波形
を示すタイミング図である。
リフレツシユサイクル中に第２図に示すように、オフラ
インで診断状態を表わす診断信号がシステム制御装置か
ら信号線10,11を介して送られてくると、信号線11上の
診断信号と信号線15上のリフレツシユビジー信号の否定
との間の論理積が第１のANDゲート３により求められ、
レジスタ５のデータ端子Ｄに入力される。
インで診断状態を表わす診断信号がシステム制御装置か
ら信号線10,11を介して送られてくると、信号線11上の
診断信号と信号線15上のリフレツシユビジー信号の否定
との間の論理積が第１のANDゲート３により求められ、
レジスタ５のデータ端子Ｄに入力される。
レジスタ５の出力をＱ、ホールド端子をＨとすると、レ
ジスタ５の論理はQN+1＝Ｄ＋Ｈ・QNである。
ジスタ５の論理はQN+1＝Ｄ＋Ｈ・QNである。
よつて、リフレツシユビジー信号が解除されるT4のタイ
ミングで、レジスタ５の出力が“1"にセツトされる。
ミングで、レジスタ５の出力が“1"にセツトされる。
従つて、主制御回路１で生成されたT3のタイミングのリ
プライは信号線20から第２のANDゲート６を介してシス
テム制御装置（図示していない。）に返送される。
プライは信号線20から第２のANDゲート６を介してシス
テム制御装置（図示していない。）に返送される。
第３図は、第１図の記憶装置がオフラインから解除さ
れ、同時に診断状態からも解除されたときの各部の動作
波形を示すタイミング図である。
れ、同時に診断状態からも解除されたときの各部の動作
波形を示すタイミング図である。
次に、リフレツシユサイクル中にオフラインと診断状態
とを同時に解除した場合について、第３図を参照して説
明する。
とを同時に解除した場合について、第３図を参照して説
明する。
リフレツシユサイクル中に信号線10,11上の診断信号が
“0"になつたとすると、第１のADNゲート３の出力はT3
のタイミングで“0"である。いつぽう、ORゲート４から
信号線14上へのリフレツシユビジー信号は“1"である
が、T4のタイミングで“0"になる。従つて、T3のタイミ
ングで信号線20上のリプライは第２のANDゲート６でゲ
ートされ、信号線21からシステム制御装置へはリプライ
が返送されない。
“0"になつたとすると、第１のADNゲート３の出力はT3
のタイミングで“0"である。いつぽう、ORゲート４から
信号線14上へのリフレツシユビジー信号は“1"である
が、T4のタイミングで“0"になる。従つて、T3のタイミ
ングで信号線20上のリプライは第２のANDゲート６でゲ
ートされ、信号線21からシステム制御装置へはリプライ
が返送されない。
（発明の効果） 以上説明したように本発明は、記憶装置がリフレツシユ
サイクル中にオフラインで診断状態をセツトする場合、
あるいはオフラインと診断状態とを同時に解除する場合
に、リフレツシユビジー信号の否定信号と診断信号との
論理積を取つてレジスタのデータ端子に入力し、またリ
フレツシユビジー信号と診断信号との論理和を取つてレ
ジスタのホールド端子に入力し、さらにレジスタの否定
信号とリプライ信号との論理積を取つて返送信号とする
ことにより、リプライエラーをマスクする必要がないた
め、一連の診断プログラムの構成が簡単になるととも
に、障害を常時、検出できるという効果がある。
サイクル中にオフラインで診断状態をセツトする場合、
あるいはオフラインと診断状態とを同時に解除する場合
に、リフレツシユビジー信号の否定信号と診断信号との
論理積を取つてレジスタのデータ端子に入力し、またリ
フレツシユビジー信号と診断信号との論理和を取つてレ
ジスタのホールド端子に入力し、さらにレジスタの否定
信号とリプライ信号との論理積を取つて返送信号とする
ことにより、リプライエラーをマスクする必要がないた
め、一連の診断プログラムの構成が簡単になるととも
に、障害を常時、検出できるという効果がある。
第１図は、本発明による記憶装置の一実施例を示すブロ
ツク図である。 第２図および第３図は、それぞれ第１図の記憶装置の動
作波形を示すタイミング図である。 １……主制御回路 ２……リフレツシユビジー回路 3,6……ANDゲート ４……ORゲート ５……レジスタ 10〜21……信号線
ツク図である。 第２図および第３図は、それぞれ第１図の記憶装置の動
作波形を示すタイミング図である。 １……主制御回路 ２……リフレツシユビジー回路 3,6……ANDゲート ４……ORゲート ５……レジスタ 10〜21……信号線
Claims (1)
- 【請求項１】システム制御装置からの書込み／読出し要
求と同様にリフレッシュコマンドによってリフレッシュ
を実行し、リプライを返送するための主制御回路と、 前記リフレッシュコマンドを受信してから前記リプライ
を返送するまでの時間にわたってシステムをビジー状態
にするためのリフレッシュビジー回路と、 オフライン状態で診断状態を表す診断信号を受け、前記
診断信号と前記リフレッシュビジー回路から出力される
リフレッシュビジー信号の否定との間で論理積を得るた
めの第１のANDゲートと、 前記診断信号と前記リフレッシュビジー信号との間で論
理和を得るためのORゲートと、 前記論理積をデータ（Ｄ）として入力するとともに前記
論理和をホールド信号（Ｈ）として加え、前記データを
QN+1＝Ｄ＋Ｈ・QNに従って保持して出力（Ｑ）するため
のレジスタと、 前記レジスタの否定出力と前記リプライ信号との間で論
理積を得て返送信号を生成するための第２のANDゲート
とを具備して診断制御の論理を構成したことを特徴とす
る記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176743A JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176743A JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227457A JPH0227457A (ja) | 1990-01-30 |
| JPH0748192B2 true JPH0748192B2 (ja) | 1995-05-24 |
Family
ID=16019025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176743A Expired - Lifetime JPH0748192B2 (ja) | 1988-07-15 | 1988-07-15 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255381A (en) * | 1990-07-03 | 1993-10-19 | Digital Equipment Corporation | Mode switching for a memory system with diagnostic scan |
-
1988
- 1988-07-15 JP JP63176743A patent/JPH0748192B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227457A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0592165B1 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
| GB1462690A (en) | Computer comprising three data processors | |
| JPH0743653B2 (ja) | 割込みコントローラ | |
| JPH077376B2 (ja) | システムバス制御方法 | |
| JPS58192148A (ja) | 演算処理装置 | |
| JPH0748192B2 (ja) | 記憶装置 | |
| JPH0143392B2 (ja) | ||
| JPS6142186Y2 (ja) | ||
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS63292350A (ja) | メモリ回路 | |
| JPH0325229Y2 (ja) | ||
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPH0535455B2 (ja) | ||
| JPH05100900A (ja) | 情報処理装置 | |
| JPS6247750A (ja) | 記憶装置 | |
| JPS63282865A (ja) | 入出力回路 | |
| JPH04105140A (ja) | スイッチ操作履歴の収集方式 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPS6278637A (ja) | 動作履歴記憶方式 | |
| JPS601644B2 (ja) | タイミングパルス発生回路 | |
| JPS588080B2 (ja) | エラ−チエツク方式 | |
| JPS6332623A (ja) | デ−タ処理システムのクロツク制御方式 | |
| JPS6257049A (ja) | 分散型プロセツサシステム | |
| JPH0776934B2 (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPS63259875A (ja) | 磁気デイスク書き込みにおける障害検出装置 |