JPS6257049A - 分散型プロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期して動作するバス接続された複数プロセッ
サ構成の分散型プロセッサシステムに関するものである
。

〔従来の技術〕

近年データバスに多くのプロセッサが接続されデータの
やシとシラ行うバス構成のシステムは広〈実施されてき
ておシ、バス上のデータの信頼性を保つためにｉ４　リ
ティを付加し、そのデータをとり込む時に・やりティチ
ェックを行う方式は一般的に行われている。

〔発明が解決しようとする問題点〕

しかしながらバス構成のシステムでは、データのパリテ
ィエラーが検出された場合、バスの競合などが生じてい
なくてもどのプロセッサより送られたデータであるかを
直ちに簡単には分かシにくく、又システムの誤動作によ
シバスの使用の競合が生じそれによりデータが不正とな
りパリティエラーが発生した場合などでは、データの送
出先プロセッサを特定する事は一層難かしぐなるという
欠点があっ几。

本発明の目的はバスから取り込んだデータにＡ’リティ
エラーが検出された場合、バスの競合があった場合でも
競合し之プロセッサ及びどのプロセッサ間が通信しよう
としてい几かを速やかに判断でき、かつエラー発生時プ
ロセッサ内のデータをできるだけ保存する事のできる方
式を提供する事にある。

〔問題点を解決するための手段〕 本発明によれば、複数のプロセッサがバス接続された分
散型システムにおいて、前記プロセッサのおのおのが、
前記バスに接続されたデータ入力レジスタと、マイクロ
プログラムの制御の下にイネーブル信号を発生するイネ
ーブル信号発生回路と、前記イネーブル信号を入力する
と該プロセッサの内部のデータを前記バスに送出する機
能を持つバスドライバーと、前記データ入力レジスタに
前記バスの内容を取り込むか前記バスにデータを送出す
るとデータのノ４リティをチェックしその結果を保持す
るデータバスチェック回路と、前記イネーブル信号及び
前記データバスチェック回路の出力信号を入力とし、前
記バスのデータパリティ−エラーが検出されると前記イ
ネーブル信号を保持し続け、前記バスのデータノやりテ
ィーエラーが検出されなければ一時保持するだけのフリ
ップフロップとを有し、バス接続された他のプロセッサ
にデータを転送する際、前記バスに送出し之データヲ、
受け取り側プロセッサと共に送出側プロセッサの前記バ
スに接続されたレジスタにも格納し。

これにより前記バスのデータパリティエラーが検出され
ると前記フリップフロップの値を調べることにより前記
データがどのプロセッサから送出すれるかを知るように
したことを特徴とする分散型プロセッサシステムが得ら
れる。

〔実施例〕

本発明について図面を参照しつつ詳細に説明する。

第１図は本発明の実施例の構成を示す図である。

このシステムはプロセッサ１１，１２，１３゜１４がバ
ス１５に並列接続された複数プロセッサ構成となってい
る。各プロセッサはマイクロプログラム制御方式のプロ
セッサで同期して動作する。

各プロセ、す内には１図には１１のみについて示しであ
るが、バス１５に接続されたデータ入力レジスタ２１と
、このデータ入力レジスタにバス１５上のデータが取り
込まれるのに又はバス上にデータを送出するのに同期し
てデータパリティチェックを行いその結果を保持するデ
ータバスチェを指示する指示回路２３と、イネーブル借
賃（受けるとバス１５にデータを送出するためのバスド
ライバー２４と、前記イネーブル信号を発生するイネー
ブル信号発生回路２５と、前記データバスチェック回路
２２の出力すがローであれば前記イネーブル信号ａ　ｆ
　ｌマイクロ命令サイクルのみ保持し、出力すが“１ｎ
であればイネーブル信号ａを保持しつづけるイネーブル
信号保持フリップフロップ（イネーブル信号保持Ｆ／Ｆ
　）　２６と、各種演算処理を行う演算器２７と演算結
果を保持するレジスタファイル２８．２９と、これらレ
ジスタファイル及びデータ入力レジスタ２１の出力を演
算器２７の入力とするための接続線及びマルチプレクサ
３０と、演算動作を制御する演算制御部３１と、マイク
ロプログラムを格納する制御記憶３２と、その出力を保
持するマイクロ命令レジスタ３３と、このマイクロ命令
レジスタの出力を入力とする制御記憶アドレス発生回路
３４とを有している。

上記において、バスドライバ２４はレジスタファイル２
８の出力を入力とし、イネーブル信号発生回路２５．演
算制御部３１．制御記憶アドレス発生回路３４．指示回
路２３はマイクロプログラムの制御のもとに各指示信号
を発生する。指示回路２３．演算制御部２へのクロック
ＣＬＫ入力はデータ入力レジスタ２１及びレジスタファ
イル２８゜２９への取り込み指示のクロックをそれぞれ
出力するためのものであシ、マイクロ命令しソスタ３３
へのクロックＣＬＫ入力は毎サイクルマイクロ第２図は
プロセッサからプロセッサへのデータ転送時のタイムチ
ャートを示している。数字に括弧を付して示したものは
、その数字を参照数字とする回路名を示す。第１の列は
プロセッサ１１のマイクロ命令であシ、プロセッサ１１
から内部のデータをバス１５に送出してプロセッサ１２
に転送すると共にバスのデータをプロセッサ１１自身の
データ入力レジスタ２１に取込むよう指示するマイクロ
命令であり、第２の列はプロセッサ１２０マイクロ命令
であり、バス１５上のデータをデータ入力レジスタ２１
に取り込むよう指示するマイクロ命を示し、第３列以下
はプロセッサ１１のバスドライバー２４のイネーブル信
号ａと、この信号ａを保持するイネーブル信号保持Ｆ／
Ｆ　２６の出力信号Ｃと、バスノクリティエラーを検出
するデータバスチェック回路２３の出力信号すと、プロ
セッサ１１．１２のデータ入力レジスタ２１の出力ｄと
、マイクロ命令実行のためのプロセッサの内部クロック
（以下単にクロックという。）ＣＬＫとを表示している
。

これらに基すき本実施例の動作について詳しく説明する
。まずプロセッサ１１よシ同１２ヘデータを転送する場
合について説明すると、プロセ。

す１１は、レジスタファイル２８出力ヲハス１５に出力
しかつバス上のデータをデータ入力レジスタ２１に塩９
込むマイクロ命令を、プロセッサ１２はバス１５上のデ
ータをデータ入力レジスタ２１に取り込むマイクロ命令
の実行を同期して実行する。プロセッサ１１のイネーブ
ル信号発生回路２５のはマイクロ命令に従いイネーブル
する信号ａをハイにし、バスドライバ２４とイネーブル
信号保持Ｆ／Ｆ　２６に供給する。イネーブル信号保持
Ｆ／Ｆ２６は次のサイクルでノーイとなる。イネーブル
信号ａがハイになると、バスドライバー２４はレジスタ
ファイル２８の出力をバス１５に送出する。バス１５に
送出され九データはプロセツサ１１．１２のデータ入力
レジスタ（に指示回路２３の指示のもと塩９込まれ、こ
れに同期してデータのパリティチェックがなされその結
果がデータバスチェック回路２２に保持される。この時
プロセッサ１１から送出したデータに不正があれば、プ
ロセッサ１１及び同１２ではノクリテイエラーを検出し
、データバスチェック回路２２は）−イとなる。プロセ
ッサ１１のデータバスチェック回路２２がハイになると
、イネーブル信号保持Ｆ／Ｆ２６はイネーブル信号を保
持し、ノ・イのままとなる。もし・ぞリティエラーが検
出されなければ。

データバスチェック回路２２の出力はローであり。

イネーブル信号保持Ｆ／Ｆ　２６は１サイクルのみハイ
となる。第２図でイネーブル信号保持Ｆ／Ｆ２６の出力
信号Ｃのタイムチャートにおける破線の部分は、エラー
がなかった場合ローに戻る状態を示し、エラーカーあっ
た場合は実線のようにノ・イのままとなる。

一方プロセッサ１２も同１１と同期してバス１５からデ
ータを取り込むのであるから、プロセッサ１２もエラー
を検出しデータバスチェック回路２２をハイとする。こ
のようにデータを受け取る側のプロセッサだけでなく送
出する側のプロセッサもデータを受け取る事によシ、受
け取り側プロセッサがデータエラーを検出すると同時に
送り出し側も検出する。このため送出側プロセッサのデ
ータ入力レジスタ２１の内容を不必要に変えてしまうわ
けであるが、その内容を保持しておきたいならば、デー
タ入力レジスタ２１の出力が演算部２７の入力となって
いるので、その内容をレノスタフアイル２８又は２９に
保持すればよい。データ入力レジスタ２１のようにバス
１５に接続したレジスタを演算部２７の入力とするのは
９通常のバス接続されｍプロセッサでは一般的構成であ
る。

上記のような構成によれば、データエラーが検出され念
とき、プロセッサ１１のイネーブル信号保持Ｆ／Ｆ　２
６の出力Ｃがバス１５に送出されるので、他のプロセッ
サはこのバスに送られ比信号をチェックする事によシデ
ータの送シ出し先プロセッサを知り得るだけでなく、バ
ス構成のプロセッサの一般的構成をも利用できる。又前
述したように、送出データに異常がある場合だけでなく
。

システムの誤動作によりバスの競合が生じた事によるデ
ータの不正が発生した場合、一層重発明は有効となる。

従来はこのようにシステムの動作が異常である場合はど
のプロセッサ同士が競合したかを知るのは困難であった
のである。

更に、たとえばプロセッサ１１から同１２にデータを転
送するサイクルとプロセッサ１３かう同１４ヘデータを
転送するサイクルとが競合し几場合について述べると、
プロセッサ１１と１３は互いにバス１５にデータを送出
しようとするためバス上のデータは不正となシ、それを
受け取ったプロセッサ１２と１４はパリティエラーを検
出するとともに、プロセッサ１１と１３も同時にデータ
を取り込むのであるから、ノクリティエラーを検出して
データバスチェック回路２２をハイにし、イアネーブル
信号保持Ｆ／Ｆ　２６　’ｉハイとし保持し。

出力Ｃはバス１５に送出される。従って、各プロセッサ
は上記のバスに送られたイネーブル信号保持Ｆ／Ｆ　２
６の出力をチェックし、それがノ・イとなっているプロ
セッサを知る事ができ、これにより競合した送出プロセ
ッサを知る事ができる。なおこの実施例ではイネーブル
信号保持Ｆ／Ｆ　２６の出力Ｃはデータバスであるバス
１５に送出しているが、その代シに特に設げた診断用バ
スに送出してもよい。

〔発明の効果〕

以上に説明によシ明らかなように１本発明に従えばプロ
セッサ間のデータ転送をする際、送出データを送出側プ
ロセッサもバスから取り込み、かつバスイネーブル信号
をエラーが検出された際には保持する事によシ、簡便な
ハードウェアにてデータの送出先プロセッサを知る事が
出来るだけでなく、システムの故障診断にもその効果を
有する。

【図面の簡単な説明】

第１図は本発明の一実施例である分散型プロセッサシス
テムの構成を示すブロック図、第２図は第１図のシステ
ムのデータ転送時のタイムチャートを示す図である。 記号の説明：１１，１２，１３．１４はプロセッサ、１
５はバス、２１はデータ入力レノスタ。 ２２はデータバスチェック回路、２３は指示回路。 ２４はバスドライバー、２５はイネーブル信号発生回路
、２６はイネーブル信号保持フリップフロップ（イネー
ブル信号保持Ｆ／Ｆ）、２７は演算部、２８と２９はレ
ジスタファイル、３０はマルチプレクサ、３１は演算制
御部、３２は制御記憶。 ３３はマイクロ命令レジスタ、３４は制御記憶アドレス
発生回路、　ＣＬＫはクロック（マイクロ命令実行のた
めの内部クロック）をそれぞれあられしている。

Claims (1)

【特許請求の範囲】
1. １、複数のプロセッサがバス接続された分散型システム
   において、前記プロセッサのおのおのが、前記バスに接
   続されたデータ入力レジスタと、マイクロプログラムの
   制御の下にイネーブル信号を発生するイネーブル信号発
   生回路と、前記イネーブル信号を入力すると該プロセッ
   サの内部のデータを前記バスに送出する機能を持つバス
   ドライバーと、前記データ入力レジスタに前記バスの内
   容を取り込むか前記バスにデータを送出するとデータの
   パリティをチェックしその結果を保持するデータバスチ
   ェック回路と、前記イネーブル信号及び前記データバス
   チェック回路の出力信号を入力とし、前記バスのデータ
   パリティーエラーが検出されると前記イネーブル信号を
   保持し続け、前記バスのデータパリティーエラーが検出
   されなければ一時保持するだけのフリップフロップとを
   有し、バス接続された他のプロセッサにデータを転送す
   る際、前記バスに送出したデータを、受け取り側プロセ
   ッサと共に送出側プロセッサの前記バスに接続されたレ
   ジスタにも格納し、これにより前記バスのデータパリテ
   ィーエラーが検出されると前記フリップフロップの値を
   調べることにより、前記データがどのプロセッサから送
   出されるかを知るようにしたことを特徴とする分散型プ
   ロセッサシステム。