JPH03142536A - 記憶装置の診断方式 - Google Patents
記憶装置の診断方式Info
- Publication number
- JPH03142536A JPH03142536A JP1279738A JP27973889A JPH03142536A JP H03142536 A JPH03142536 A JP H03142536A JP 1279738 A JP1279738 A JP 1279738A JP 27973889 A JP27973889 A JP 27973889A JP H03142536 A JPH03142536 A JP H03142536A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- storage
- unit
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 20
- 230000010365 information processing Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000002405 diagnostic procedure Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に記憶装置の診断方
式に関する。
式に関する。
〔従来の技術）
従来、記憶装置の診断は、中央処理装置またはバス上に
接続された他の診断用処理装置から、上記バスを通じて
順次データの書き込み及び読み出しを行い、中央処理装
置または他の処理装置によって、結果を比較することに
より行っていた。
接続された他の診断用処理装置から、上記バスを通じて
順次データの書き込み及び読み出しを行い、中央処理装
置または他の処理装置によって、結果を比較することに
より行っていた。
〔発明が解決しようとする課題］
上述した従来の記憶装置の診断方式では、各記憶単位毎
に順次診断を行わなければならず、記憶容量の増大とと
もに、その診断に要する時間が増大し、中央処理装置の
処理時間を浪費する。また、他の診断用処理装置から診
断を行う場合でも、バスの専有時間が増大し、システム
全体の処理に影響を与える。
に順次診断を行わなければならず、記憶容量の増大とと
もに、その診断に要する時間が増大し、中央処理装置の
処理時間を浪費する。また、他の診断用処理装置から診
断を行う場合でも、バスの専有時間が増大し、システム
全体の処理に影響を与える。
本発明の目的は、このような問題点を解決した記憶装置
の診断方式を提供することにある。
の診断方式を提供することにある。
本発明は、情報処理装置内の記憶装置を診断する方式に
おいて、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、その記憶
部を診断する手段を有することを特徴とする。
おいて、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、その記憶
部を診断する手段を有することを特徴とする。
また本発明は、情報処理装置内の記憶装置を診断する方
式において、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、 記憶部へのデータの書き込み、読み出しを行い、これに
より記憶部を診断し、診断結果を格納する診断制御回路
を有する制御部と、 前記中央処理装置または前記診断用処理装置と前記制御
部とのインタフェイスを行うインタフェイス部とを備え
ることを特徴とする。
式において、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、 記憶部へのデータの書き込み、読み出しを行い、これに
より記憶部を診断し、診断結果を格納する診断制御回路
を有する制御部と、 前記中央処理装置または前記診断用処理装置と前記制御
部とのインタフェイスを行うインタフェイス部とを備え
ることを特徴とする。
本発明によれば、前記インタフェイス部は、前記中央処
理装置または診断用処理装置からの書き込み、読み出し
要求に従い、前記診断制御回路の起動を行う診断受付部
と、前記診断結果を前記バスへ出力する診断結果返送部
とを有し、前記診断制御回路は、前記記憶部の書き込み
。
理装置または診断用処理装置からの書き込み、読み出し
要求に従い、前記診断制御回路の起動を行う診断受付部
と、前記診断結果を前記バスへ出力する診断結果返送部
とを有し、前記診断制御回路は、前記記憶部の書き込み
。
読み出しのためのアドレスを発生するアドレス発生回路
と、前記記憶部へ書き込むデータを発生するデータ発生
回路と、前記記憶部に書き込んだデータと前記記憶部か
ら読み出したデータを比較して診断結果を得る比較器と
を有している。
と、前記記憶部へ書き込むデータを発生するデータ発生
回路と、前記記憶部に書き込んだデータと前記記憶部か
ら読み出したデータを比較して診断結果を得る比較器と
を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例である記憶装置の診断方式の
記憶単位の構成を示す。
記憶単位の構成を示す。
この記憶単位は、中央処理装置及び診断用処理装置にア
ドレスデータバス２及びコントロールバス３を介して接
続される記憶部１３と、この記憶部へのデータの書き込
み、読み出しを行う制御部１２と、アドレスデータバス
２及びコントロールバス３を介して中央処理装置または
診断用処理装置からの記憶部１３へのデータ書き込み、
読み出し要求を受は付けるインタフェイス部１１とを有
している。
ドレスデータバス２及びコントロールバス３を介して接
続される記憶部１３と、この記憶部へのデータの書き込
み、読み出しを行う制御部１２と、アドレスデータバス
２及びコントロールバス３を介して中央処理装置または
診断用処理装置からの記憶部１３へのデータ書き込み、
読み出し要求を受は付けるインタフェイス部１１とを有
している。
インタフェイス部１２は、共通インタフェイス１１３と
、制御部１２からの比較結果を中央処理装置または診断
用処理装置に返送する結果返送部１１２と、中央処理装
置または診断用処理装置から発行された診断開始要求を
受は付ける受付部１１１とを有している。
、制御部１２からの比較結果を中央処理装置または診断
用処理装置に返送する結果返送部１１２と、中央処理装
置または診断用処理装置から発行された診断開始要求を
受は付ける受付部１１１とを有している。
制御部１２は、共通制御回路１２２と、診断制御回路１
２１とから構成されている。また、診断制御回路１２１
は、タイ逅ング発生回路１２３と、アドレス発生回路
１２５と、データ発生回路１２６と、比較器１２７と、
結果格納部１２４とを有し、マーチング等の記憶装置診
断を制御する。
２１とから構成されている。また、診断制御回路１２１
は、タイ逅ング発生回路１２３と、アドレス発生回路
１２５と、データ発生回路１２６と、比較器１２７と、
結果格納部１２４とを有し、マーチング等の記憶装置診
断を制御する。
第２図は、第１図の記憶単位より成る記憶装置を有する
情報処理装置を示す。各記憶単位１−１゜１−２．・・
・、１−ｎは、アドレスデータバス２及びコントロール
バス３を介して、中央処理装置４及び診断用処理装置５
に接続されている。
情報処理装置を示す。各記憶単位１−１゜１−２．・・
・、１−ｎは、アドレスデータバス２及びコントロール
バス３を介して、中央処理装置４及び診断用処理装置５
に接続されている。
次に、本実施例の動作を説明する。
中央処理装置４または診断用処理装置５から発行された
診断開始要求は、コントロールバス３を介してインタフ
ェイス部１１内の共通インタフェイス１１３により解読
され、診断受付部１１１により診断起動信号が作成され
、制御部Ｉ２の診断制御回路１２１内の診断タイミング
発生回路１２３へ制御が渡る。
診断開始要求は、コントロールバス３を介してインタフ
ェイス部１１内の共通インタフェイス１１３により解読
され、診断受付部１１１により診断起動信号が作成され
、制御部Ｉ２の診断制御回路１２１内の診断タイミング
発生回路１２３へ制御が渡る。
タイ旦ング発生回路１２３は、診断制御回路１２１内の
結果格納部１２４．アドレス発生回路１２５．データ発
生回路１２６．比較器１２７へ、初期化信号及び必要な
各種同期信号を出力する。またタイ稟ング発生回路１２
３は、記憶部１３への書き込み及び読み出しに必要な各
種コントロール信号も制御線１６を介して出力する。
結果格納部１２４．アドレス発生回路１２５．データ発
生回路１２６．比較器１２７へ、初期化信号及び必要な
各種同期信号を出力する。またタイ稟ング発生回路１２
３は、記憶部１３への書き込み及び読み出しに必要な各
種コントロール信号も制御線１６を介して出力する。
タイミング発生回路１２３の制御の下、アドレス発生回
路１２５より所定のアドレスがアドレス線１４を介し、
またデータ発生回路１２６より所定のデータがデータ線
１５を介して、記憶部１３へ送られ、制御線１６のコン
トロール信号によって、書き込みが行われる。
路１２５より所定のアドレスがアドレス線１４を介し、
またデータ発生回路１２６より所定のデータがデータ線
１５を介して、記憶部１３へ送られ、制御線１６のコン
トロール信号によって、書き込みが行われる。
また、制御線１６のコントロール信号及びアドレス線１
４のアドレスの内容により、データ線１５を介して読み
出されたデータは、比較器１２７によりデータ発生回路
１２６の内容と比較され、その結果がアドレス発生回路
１２５−の内容とともに、診断結果格納部１２４に格納
される。診断結果は、格納部１２４から返送部１１２．
共通インタフェイス１１３を介して、中央処理装置４ま
たは診断用処理装置５に送られる。
４のアドレスの内容により、データ線１５を介して読み
出されたデータは、比較器１２７によりデータ発生回路
１２６の内容と比較され、その結果がアドレス発生回路
１２５−の内容とともに、診断結果格納部１２４に格納
される。診断結果は、格納部１２４から返送部１１２．
共通インタフェイス１１３を介して、中央処理装置４ま
たは診断用処理装置５に送られる。
以上のようにして記憶単位の記憶部１３の各種診断を行
うことができる。
うことができる。
以上説明したように本発明は、記憶装置、特に記憶部の
診断機能を各記憶単位に分散させることにより、 （イ）診断の同時実行により診断時間を短縮できる、 （ロ）マーチング等、常に読み書きを繰り返す診断実行
中も、バスが開放状態にある、 （ハ）１つの記憶単位の診断実行中の他の記憶単位への
アクセスが何ら障害なく行える、という効果がある。
診断機能を各記憶単位に分散させることにより、 （イ）診断の同時実行により診断時間を短縮できる、 （ロ）マーチング等、常に読み書きを繰り返す診断実行
中も、バスが開放状態にある、 （ハ）１つの記憶単位の診断実行中の他の記憶単位への
アクセスが何ら障害なく行える、という効果がある。
第１図は、記憶単位の構成を示す図、
第２図は、第１図の記憶単位より成る記憶装置を有する
情報処理装置の構成を示す図である。 １ ・ ２ ・ ３ ・ １１・ １２・ １３・ ・記憶単位 ・アドレスデータパ゛ス ・コントロールバス ・インタフェイス部 ・制御部 ・記憶部
情報処理装置の構成を示す図である。 １ ・ ２ ・ ３ ・ １１・ １２・ １３・ ・記憶単位 ・アドレスデータパ゛ス ・コントロールバス ・インタフェイス部 ・制御部 ・記憶部
Claims (1)
- 【特許請求の範囲】 （１）情報処理装置内の記憶装置を診断する方式におい
て、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、その記憶
部を診断する手段を有することを特徴とする記憶装置の
診断方式。（２）情報処理装置内の記憶装置を診断する
方式において、 前記記憶装置を構成し、中央処理装置または診断用処理
装置にバスを介して接続される各記憶単位が、 記憶部へのデータの書き込み、読み出しを行い、これに
より記憶部を診断し、診断結果を格納する診断制御回路
を有する制御部と、 前記中央処理装置または前記診断用処理装置と前記制御
部とのインタフェイスを行うインタフェイス部とを備え
ることを特徴とする記憶装置の診断方式。 （３）前記インタフェイス部は、前記中央処理装置また
は診断用処理装置からの書き込み、読み出し要求に従い
、前記診断制御回路の起動を行う診断受付部と、前記診
断結果を前記バスへ出力する診断結果返送部とを有し、 前記診断制御回路は、前記記憶部の書き込み、読み出し
のためのアドレスを発生するアドレス発生回路と、前記
記憶部へ書き込むデータを発生するデータ発生回路と、
前記記憶部に書き込んだデータと前記記憶部から読み出
したデータを比較して診断結果を得る比較器とを有する
ことを特徴とする請求項２記載の記憶装置の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1279738A JPH03142536A (ja) | 1989-10-30 | 1989-10-30 | 記憶装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1279738A JPH03142536A (ja) | 1989-10-30 | 1989-10-30 | 記憶装置の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142536A true JPH03142536A (ja) | 1991-06-18 |
Family
ID=17615205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1279738A Pending JPH03142536A (ja) | 1989-10-30 | 1989-10-30 | 記憶装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744414A (ja) * | 1993-08-02 | 1995-02-14 | Nec Corp | 半導体集積回路試験装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273653A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | 電子計算機 |
| JPS6366799A (ja) * | 1986-09-08 | 1988-03-25 | Toshiba Corp | 半導体記憶装置 |
-
1989
- 1989-10-30 JP JP1279738A patent/JPH03142536A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273653A (ja) * | 1985-05-30 | 1986-12-03 | Toshiba Corp | 電子計算機 |
| JPS6366799A (ja) * | 1986-09-08 | 1988-03-25 | Toshiba Corp | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744414A (ja) * | 1993-08-02 | 1995-02-14 | Nec Corp | 半導体集積回路試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11306798A (ja) | メモリ装置のテスト容易化回路 | |
| JP2000132430A (ja) | 信号処理装置 | |
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPH1091471A (ja) | 集積化デジタル処理装置及びその動作試験方法 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JP2641917B2 (ja) | メモリ素子 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH06309185A (ja) | 情報処理装置 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPH047761A (ja) | メモリアクセス方法 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH0311435B2 (ja) | ||
| JP2505571B2 (ja) | 記憶装置の診断方法 | |
| JP2684752B2 (ja) | 拡張記憶制御方式 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| JPS63301338A (ja) | 制御メモリ付記憶装置 | |
| JPS63177236A (ja) | デユアルメモリアクセス回路 | |
| JPH05120151A (ja) | メモリ診断回路 | |
| JPH05151020A (ja) | デイジタル信号処理装置 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH02188856A (ja) | メモリアクセス回路 | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPH0471048A (ja) | コンピュータシステム |