JPS61273653A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS61273653A JPS61273653A JP60117047A JP11704785A JPS61273653A JP S61273653 A JPS61273653 A JP S61273653A JP 60117047 A JP60117047 A JP 60117047A JP 11704785 A JP11704785 A JP 11704785A JP S61273653 A JPS61273653 A JP S61273653A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- initialization
- interface
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電子計算機に関し、特にそのメモリの診断およ
び初期化に関する。
び初期化に関する。
〔発明の技術的背…および背題技術の問題点〕従来電子
Ｈ１輝機のメモリ装置の診断や初期化は引算機の電源投
入時などにすべて中央処理装置（ＣＰＵ）によって行な
わせていた。この方法はＣＰｔＪの処理速度に対するメ
モリの容量が小ざいうちは問題はないが、メモリの容量
が大きくなるにつれ、メモリの診断や初期化に要する峙
間が長くなり、不都合が生じてきた。
Ｈ１輝機のメモリ装置の診断や初期化は引算機の電源投
入時などにすべて中央処理装置（ＣＰＵ）によって行な
わせていた。この方法はＣＰｔＪの処理速度に対するメ
モリの容量が小ざいうちは問題はないが、メモリの容量
が大きくなるにつれ、メモリの診断や初期化に要する峙
間が長くなり、不都合が生じてきた。
本発明の目的は、メモリの診断や初期化を短時間に行な
うことができる電子甜鼻機を提供することにある。
うことができる電子甜鼻機を提供することにある。
本発明の電子計算機は、メモリ装置をいくつかの単位即
ちブロックに分け、ブロック毎に並列的に診断や初期化
を行なうようにしたものである。
ちブロックに分け、ブロック毎に並列的に診断や初期化
を行なうようにしたものである。
第１図は本発明の一実施例を示したものである。
同図で、１はＣＰＬＪ（中央処理装置）、２は内部バス
、３は主記憶装置（メインメモリ）で、この主記憶装Ｎ
３は複数のメモリブロック４に分けられている。５はメ
モリブロックにそれぞれ対応して設けられたメモリ診断
初期化制御部、６はプログラムインターフェース、７は
メモリインターフエースである。
、３は主記憶装置（メインメモリ）で、この主記憶装Ｎ
３は複数のメモリブロック４に分けられている。５はメ
モリブロックにそれぞれ対応して設けられたメモリ診断
初期化制御部、６はプログラムインターフェース、７は
メモリインターフエースである。
上記の構成で、電源投入時やメモリ診断が必要な時には
、ＣＰ ＩＪ １はそれぞれのメモリブロック毎に、プ
ログラムインターフ−ｒ−ス６を通して、メ土り診断初
期化制御部５に命令を出し、メ［り診断や初期化を行な
わせる。メモリ診断初期化制御部５は対応するメモリブ
ロックの診断また番、１初期化を行を丁い、その結果を
、プログラムインターフェース６、内部バス２を通して
ＣＰ Ｕ １に報告する。 メモリ診断、初期化の時以
外は、プログラムインターフェース６、メ七り診断初期
化制御部５は働かず、Ｇ Ｐ ＬＪ １からメモリブロ
ック４へのアクレスはメモリインターフェース７を介し
て行なわれる。
、ＣＰ ＩＪ １はそれぞれのメモリブロック毎に、プ
ログラムインターフ−ｒ−ス６を通して、メ土り診断初
期化制御部５に命令を出し、メ［り診断や初期化を行な
わせる。メモリ診断初期化制御部５は対応するメモリブ
ロックの診断また番、１初期化を行を丁い、その結果を
、プログラムインターフェース６、内部バス２を通して
ＣＰ Ｕ １に報告する。 メモリ診断、初期化の時以
外は、プログラムインターフェース６、メ七り診断初期
化制御部５は働かず、Ｇ Ｐ ＬＪ １からメモリブロ
ック４へのアクレスはメモリインターフェース７を介し
て行なわれる。
第２図【３１本発明の他の実施例を示したものである。
同図で第１図と同じ符号は同様の部材を示す。
８は共通インターフェース、９は切替回路で、ＣＰ Ｕ
１からの命令により、プログラムインターフェース６
とメモリインターフェースフのいずれかを選択して共通
インターフェース８に接続する。
１からの命令により、プログラムインターフェース６
とメモリインターフェースフのいずれかを選択して共通
インターフェース８に接続する。
電源投入時やメＵり診断が必要な時、ＣＰｔＪ １は内
部バス２、共通インターフ［−ス８を通して切替回路９
に対して命令を出１ハＪｊ通インターフェース８をメモ
リインターフェース７がら切り離して、プログラムイン
ターフ１−ス６に接続さける。次にＣＰＵ１は内部バス
２、共通インターフェース８、プログラムインターフ［
−ス６を通してメモリ診断初期化制御部５に命令を出し
、メモリ診断や初期化を行なわせる。メモリ診断初期化
制御部５は対応するメモリブロック４につき診断又は初
期化を行ない、その結果をプログラムインターフェース
６、共通インターフェース８、内部バス２を通して、Ｃ
ＰＵＩに報告する。メ［りの診断や初期化が終了すると
、ＣＰｔＪｌは内部バス２、共通バス８を通して切替回
路９に命令を出し、Ｊｌ−通インターフＩ−ス８をプロ
グラムインターフェース６から切り離し、メ［リインタ
ーフエース７に接続さゼる。
部バス２、共通インターフ［−ス８を通して切替回路９
に対して命令を出１ハＪｊ通インターフェース８をメモ
リインターフェース７がら切り離して、プログラムイン
ターフ１−ス６に接続さける。次にＣＰＵ１は内部バス
２、共通インターフェース８、プログラムインターフ［
−ス６を通してメモリ診断初期化制御部５に命令を出し
、メモリ診断や初期化を行なわせる。メモリ診断初期化
制御部５は対応するメモリブロック４につき診断又は初
期化を行ない、その結果をプログラムインターフェース
６、共通インターフェース８、内部バス２を通して、Ｃ
ＰＵＩに報告する。メ［りの診断や初期化が終了すると
、ＣＰｔＪｌは内部バス２、共通バス８を通して切替回
路９に命令を出し、Ｊｌ−通インターフＩ−ス８をプロ
グラムインターフェース６から切り離し、メ［リインタ
ーフエース７に接続さゼる。
メモリの診断や初期化の時以外は、ＣＰ ｔＪ １がら
のメモリブロック４へのアクロスは内部バス２、共通イ
ンターフェース８、メモリインターフェース７を介して
行なわれる。
のメモリブロック４へのアクロスは内部バス２、共通イ
ンターフェース８、メモリインターフェース７を介して
行なわれる。
以上のように本発明によれば、メモリを複数のブロック
に分け、ブロック毎に並行して診断や初期化を行なうの
で診断や初期化に要する時間を大幅に短縮Ｊることがで
きる。
に分け、ブロック毎に並行して診断や初期化を行なうの
で診断や初期化に要する時間を大幅に短縮Ｊることがで
きる。
第１図は本発明一実施例の電子計算機を示すブ【］ツク
線図、第２図は本発明の他の実施例を示すブロック線図
である。 １・・・ＣＰＬＪ、２・・・内部バス、３・・・メイン
メモリ、４・・・メモリブロック、５・・・メモリ診断
初期化制御部、６・・・プログラムインターフェース、
７・・・メモリインターフェース、８・・・共通インタ
ーフェース、９・・・切替回路。
線図、第２図は本発明の他の実施例を示すブロック線図
である。 １・・・ＣＰＬＪ、２・・・内部バス、３・・・メイン
メモリ、４・・・メモリブロック、５・・・メモリ診断
初期化制御部、６・・・プログラムインターフェース、
７・・・メモリインターフェース、８・・・共通インタ
ーフェース、９・・・切替回路。
Claims (1)
- 中央処理装置と、メモリとを有する電子計算機において
前記メモリが複数のメモリブロックに分けられ、そのメ
モリブロックに対して、それぞれ並行して診断や初期化
を行ない得る複数のメモリ診断初期化制御部を設けたこ
とを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117047A JPS61273653A (ja) | 1985-05-30 | 1985-05-30 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117047A JPS61273653A (ja) | 1985-05-30 | 1985-05-30 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61273653A true JPS61273653A (ja) | 1986-12-03 |
Family
ID=14702108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117047A Pending JPS61273653A (ja) | 1985-05-30 | 1985-05-30 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61273653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467659A (en) * | 1987-09-09 | 1989-03-14 | Nec Corp | Information processor |
| JPH03142536A (ja) * | 1989-10-30 | 1991-06-18 | Nec Corp | 記憶装置の診断方式 |
-
1985
- 1985-05-30 JP JP60117047A patent/JPS61273653A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467659A (en) * | 1987-09-09 | 1989-03-14 | Nec Corp | Information processor |
| JPH03142536A (ja) * | 1989-10-30 | 1991-06-18 | Nec Corp | 記憶装置の診断方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753706B2 (ja) | 計算機におけるｉｐｌ方法 | |
| JPS61273653A (ja) | 電子計算機 | |
| JP3087477B2 (ja) | コンピュータシステム | |
| JPS6252335B2 (ja) | ||
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JPH0855040A (ja) | システム運転方法 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JP2806799B2 (ja) | 情報処理システム | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JPH03296159A (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPH0196752A (ja) | マルチプロセッサ装置 | |
| JPH03100836A (ja) | 障害診断処理システム | |
| JPS626335A (ja) | デ−タ処理システム | |
| JPH096641A (ja) | 情報処理装置 | |
| JPH0652127A (ja) | プロセッサ機能種別識別方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPH03269644A (ja) | 計算機システム異常時のメモリ内容保存方式 | |
| JPH04168564A (ja) | マルチプロセッサによる大容量メインメモリ診断制御方式 | |
| JPS6389963A (ja) | マルチプロセサシステムにおける並列イニシヤル処理方式 | |
| JPH01144133A (ja) | 計算機システムの診断方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH0384649A (ja) | バッファ制御方式 | |
| JPS627582B2 (ja) | ||
| JPH01292451A (ja) | 情報処理装置 |